Journal "Pipelines et multi-pipelines dans les processeurs" par Daniel Etiemble

Posté par . Licence CC by-sa
25
4
déc.
2014

Une information non directement liée au libre mais qui pourrait intéresser les parisiens d'entre-vous.

La prochaine séance du séminaire de l'Histoire de l'Informatique sur Paris sera consacrée aux "Pipelines et multi-pipelines dans les processeurs". Elle sera présentée par Daniel Etiemble, le jeudi 18 décembre de 14h30 a 17h00 au Cnam Paris, 292 rue Saint Martin, 75003 Paris, amphitheatre C "Abbe Gregoire" (http://culture.cnam.fr/medias/photo/paris-3-abbe-gregoire_1347001966052.jpg)

Voici le résumé du séminaire :

"L’utilisation de la technique du pipeline pour accélérer l’exécution des instructions remonte au milieu des années 50 et a connu ses premiers succès avec l’IBM 360-91. L’approche RISC, initialisée par J. Cocke chez IBM au milieu des années 70, a popularisé cette technique utilisée également par les CISC. Si le pipeline pour l’addition et la soustraction de nombres entiers relatifs est relativement simple, les opérations de multiplication, de division et toutes les opérations flottantes introduisent des pipelines de différentes longueurs, conduisant à des processeurs multi-pipelines, que ce soit les processeurs scalaires démarrant une instruction par cycle, ou les processeurs généralement appelés superscalaires à exécution « dans l’ordre ». La présentation abordera les différentes techniques utilisées, comparera leurs caractéristiques de performance avec celles des processeurs « flot de données restreint » et montrera pourquoi les processeurs multi-pipelines dominent dans le domaine de l’enfoui et de l’embarqué."

Daniel Etiemble est professeur émérite au LRI, Université Paris Sud (Orsay). Ingénieur électronique INSA Lyon en 1969, puis Docteur d’état en Informatique à Paris 6 en 1979, il enseigna à Paris 6, Paris Sud et Toronto de 2000 à 2002.
Ses cours portaient sur les VLSI, les architectures des ordinateurs et la programmation parallèle. Parallèlement, il mena sa carrière de chercheur dans le domaine de la microélectronique (circuits multivalués) puis de l'évaluation de performances en fonction des architectures matérielles et l'optimisation de programmes. Il fut également Président du Programme de Recherche Coordonnée – Groupe de Recherche (PRC-GdR) Architectures Nouvelles de Machines de 1992-à 1996.

Entrée dans la limite des places disponibles, sur inscription gratuite auprès de : isabelle.astic@cnam.fr

Cette séance sera enregistrée et diffusée simultanément sur Internet (http://www.musee-informatique-numerique.fr/ rubrique "Séminaires")

Suivre le flux des commentaires

Note : les commentaires appartiennent à ceux qui les ont postés. Nous n'en sommes pas responsables.