Merci pour les infos, et effectivement le LSP m'a beaucoup simplifié la vie :)
Je n'ai jamais été à l'aise à l'idée de parler de threads pour les « fonctions asynchrones » d'un langage ou d'un framework. Peut-être est-ce à cause de mon côté C++ et/ou linux système… Mais il est clair que ces threads sont encore bien plus légers que ceux du système et permettent la description d'un système/appli de façon élégante et efficace.
Merci de m'avoir rappeler le nom de Marc Guyomard, je n'avais eu qu'un seul module avec lui, justement sur au sujet du CSP…
Merci pour cette dépêche, cela fait un moment que je me dis que je dois regarder l'écosystème Erlang, la j'ai un point de départ avec Elixir <troll de vieux> et avec un bon mode emacs, cela devrait être top.</troll>
As-tu vu des comparatifs de test en charge avec d'autres systèmes orientés async (actor model), je pense notamment à Golang qui semble s'inspirer du CSP (cher aux yeux d'un de nos enseignants à Lannion si je me souviens bien) ?
Comme dit plus haut, La structure des slices n'a rien à voir entre un virtex5 et un spartan 3.
Vraisemblablement, tu n'as pas regardé les bonnes lignes (faut pas mélanger les logic cells et les slices .......)
Spartan 3 :
Logic Cell : 62000 (on parle de logic cells, pas de slices ...)
BlockRam Bit : 1728
Distributed Ram Bits : 432K
Virtex5 SXT :
Logic Cell : 52224 (c'est ici que tu as confondu avec les slices ...)
BlockRam Bit : 4752
Distributed Ram Bits : 780 (la aussi tu as confondu)
Finalement, je ne sais pas lequel des deux est la souris ;) hein !
Par contre les circuits qu'ils mettent dessus sont souvent des engineering samples
provenant de pré-séries, ce qui explique le prix intéressant. Il se peut parfois (notamment dans le cas de l'ip PCI express endpoint block plus du virtex5) qu'il faille une version patché à cause de léger bugs dans le FPGA, mais rien de très grave.
Franchement, ils se font chier pour pas grand chose au niveau élec. Xilinx vends une carte avec un Virtex5 autrement plus puissant que le spartan avec les E/S vidéos DVI, un PCI Express 1X pour 1200$
Par contre, concernant l'archi qu'ils mettent en place, c'est vraiment super le boulot qu'ils réalisent, sans parler de toute la couche driver, bravo !
Ils devraient peut-être transformer aussi une partie de leur archi en IP et faire de la pub sur opencores.org
# Et les autres machines...
Posté par Christophe Clienti (site web personnel) . En réponse au sondage Parlons d'imprimantes 3D…. Évalué à 3.
De mon côté, je n'ai pas bcp d'utilité pour une imprimante 3D.
Ce dont j'aurais bien besoin est d'une CNC pour l'alu et d'un découpeur plasma pour l'acier. Il aurait fallu ajouter qq catégories dans le sondage :)
[^] # Re: Comparatif avec d'autres langages orientés "actor model"
Posté par Christophe Clienti (site web personnel) . En réponse à la dépêche Sortie d’Erlang/OTP 24. Évalué à 2. Dernière modification le 27 juillet 2021 à 10:07.
Merci pour les infos, et effectivement le LSP m'a beaucoup simplifié la vie :)
Je n'ai jamais été à l'aise à l'idée de parler de threads pour les « fonctions asynchrones » d'un langage ou d'un framework. Peut-être est-ce à cause de mon côté C++ et/ou linux système… Mais il est clair que ces threads sont encore bien plus légers que ceux du système et permettent la description d'un système/appli de façon élégante et efficace.
Merci de m'avoir rappeler le nom de Marc Guyomard, je n'avais eu qu'un seul module avec lui, justement sur au sujet du CSP…
# Comparatif avec d'autres langages orientés "actor model"
Posté par Christophe Clienti (site web personnel) . En réponse à la dépêche Sortie d’Erlang/OTP 24. Évalué à 1.
Merci pour cette dépêche, cela fait un moment que je me dis que je dois regarder l'écosystème Erlang, la j'ai un point de départ avec Elixir
<troll de vieux>et avec un bon mode emacs, cela devrait être top.</troll>As-tu vu des comparatifs de test en charge avec d'autres systèmes orientés async (actor model), je pense notamment à Golang qui semble s'inspirer du CSP (cher aux yeux d'un de nos enseignants à Lannion si je me souviens bien) ?
[^] # Re: Parler de visualisation sans screenshot ?
Posté par Christophe Clienti (site web personnel) . En réponse à la dépêche Simplifier la visualisation de chronogrammes. Évalué à 2.
Ce module ne fait pas de GUI :p
Mais voici un rendu de l'insertion des signaux grâce à wavedisp dans GTKWave: https://www.wavecruncher.net/static/images/gtkwave-example.png
[^] # Re: glop !
Posté par Christophe Clienti (site web personnel) . En réponse à la dépêche Le projet Open Graphics vend sa première carte. Évalué à 1.
[^] # Re: glop !
Posté par Christophe Clienti (site web personnel) . En réponse à la dépêche Le projet Open Graphics vend sa première carte. Évalué à 2.
Vraisemblablement, tu n'as pas regardé les bonnes lignes (faut pas mélanger les logic cells et les slices .......)
Spartan 3 :
Logic Cell : 62000 (on parle de logic cells, pas de slices ...)
BlockRam Bit : 1728
Distributed Ram Bits : 432K
Virtex5 SXT :
Logic Cell : 52224 (c'est ici que tu as confondu avec les slices ...)
BlockRam Bit : 4752
Distributed Ram Bits : 780 (la aussi tu as confondu)
Finalement, je ne sais pas lequel des deux est la souris ;) hein !
Par contre les circuits qu'ils mettent dessus sont souvent des engineering samples
provenant de pré-séries, ce qui explique le prix intéressant. Il se peut parfois (notamment dans le cas de l'ip PCI express endpoint block plus du virtex5) qu'il faille une version patché à cause de léger bugs dans le FPGA, mais rien de très grave.
[^] # Re: glop !
Posté par Christophe Clienti (site web personnel) . En réponse à la dépêche Le projet Open Graphics vend sa première carte. Évalué à 4.
http://www.xilinx.com/products/devkits/HW-V5-ML506-UNI-G.htm
Par contre, concernant l'archi qu'ils mettent en place, c'est vraiment super le boulot qu'ils réalisent, sans parler de toute la couche driver, bravo !
Ils devraient peut-être transformer aussi une partie de leur archi en IP et faire de la pub sur opencores.org