La version d'AI (de mémoire, la 10) utilisée au boulot lit directement le SVG. Il suffit de le sauver en AI. Par contre, pour un traitement en ligne de commande, je n'ai hélas pas de réponse à te proposer. Je ne retourne au boulot que mercredi... Youpi !
De plus en plus de mots -- pourtant a priori en domaine public -- se retrouvent copyrightés, trademarkés ou tout simplement pas-touche-a-moi-j'ai-la-plus-grossés (somme d'argent bien sûr). Ca ne me fait pas trop rire. A croire que l'on glisse tout doucement vers une dystopie du genre de celle de (l'excellent) Alain Damasio "Les Hauts® Parleurs®" :
Le debat ASIC/FPGA est pas mal d'actualite, surtout pour moi, bossant chez un fondeur... Plusieurs criteres font qu'un ASIC est choisi comme la securite (quoique le point faible reste le bulk), des fonctions analogiques complexes ou de l'EEPROM / Flash. Nos gros SoC ("System on Chip") sont bases sur de l'ARM aide d'un DSP ou d'IPs dediees au traitement du signal plus toute la filasse protocolaire (USB, PCI, etc.) Un truc egalement de plus en plus a la mode est un ASIC base sur un micro-controlleur plus un zone programmable de type FPGA.
Pour la CAD, nous n'avons quasiment plus que des Linux-box au boulot. Ca marche tres bien et tres vite. Les outils sont tous portes avec comme baseline la RHEL3. Les quelques autres stations vieilissantes sont des Sun Sparc, SunOS 9 (dont ma poubelle sans clavier "avé l'accent"). Mais les softs open-source ne sont pas legion et nous depensons des mega-brouzoufs par an pour tous les outils dont nous avons besoin (une license a l'annee peut faire de 50 K$ a 500 K$). Vu la complexite des softs je ne vois malheureusement pas trop venir d'equivalent libre. Par exemple, un coeur ARM necessite un outil de synthese physique. Ca coute un max mais ca nous permet de traquer les um^2 et les MHz (facteur de decision chez nos cients). C'est deja une gageure de trouver un outil de synthese classique en OSS.
Tout a fait. Il existe cependant des simulateurs open-source Verilog comme Icarus mais il faut sacrifier son VHDL europeen. Le bleme, c'est que la validation d'un circuit se fait de plus en plus par preuve formelle (i.e., RTL / portes) et analyse statique de timing. La encore, les outils sont chers et les boites de CAD se farcissent pas mal. L'autre point bloquant est l'outil de synthese, surtout si tu veux faire un ASIC. Et j'en passe encore au sujet des outils dits de testabilite (ATPG, BIST logique). Malgre gEDA, il manque bien tout une chaine d'outils mais la fabrication coute cher et meme les universites / ecoles d'inge ont du mal a financer.
Au sujet de ASIC / FPGA, il faut comprendre que l'on cherche a faire un micro-processeur. Les frequences max d'un ASIC sont entre 5 a 10 fois moindres que celles d'une puce Intel ou AMD. Quant aux FPGA ils se rapprochent seulement de la frequence de fonctionnement d'un ASIC. Un FPGA coute plus cher a l'unite mais si tu as besoin de grandes quantites les couts fixes lies a la fabrication d'un ASIC (dont les 1 a 2 annees de developpement) sont finalement ammortis. On s'en sert souvent pour prototyper un micro-controlleur genre ARM par exemple.
En bref, concevoir et fabriquer une puce reste un sport de riche...
Sun a publie la spec, c'est bien. Ils annoncent qu'ils vont publier le RTL, c'est mieux. Ca peut prendre en effet tres longtemps pour implementer une spec en un code RTL. LEON (sparcv8) est un bon exemple de reussite mais ca fait un moment qu'il bourlingue.
Meme avec le RTL, ce n'est pas a la portee du premier venu. Il faut un outil de synthese (tres cher), d'analyse statique de timing (cher aussi) et de simulation (il y en a des gratos) pour synthetiser et valider ton processeur. Ca prend aussi beaucoup de temps pour developper les contraintes (dependantes du process de fabrication, donc des bibliotheques du fondeur). Les bibliotheques ne sont pas gratuites non plus. Pour les technos avancees, les memoires sont AMHA un point critique. Un processeur a pas mal de caches differents. Un generateur de memoires coute bombon (~ M$ "que" pour du 130 nm). Et quand on a fini tout ca, on n'a fait que la partie front-end du boulot ! Les outils back-end (P&R, LVS, etc.) coutent encore plus cher que leurs copains du front-end (et bouffent encore plus de CPU/memoire).
# Extra-version
Posté par Xavier Caron . En réponse à la dépêche Blagues d'informaticiens. Évalué à 10.
Comment reconnaître un informaticien extraverti ?
Il regarde tes pompes au lieu de regarder les siennes.
# SVG -> AI
Posté par Xavier Caron . En réponse au message Convertir du svg en ai (adobe illustrator). Évalué à 1.
La version d'AI (de mémoire, la 10) utilisée au boulot lit directement le SVG. Il suffit de le sauver en AI. Par contre, pour un traitement en ligne de commande, je n'ai hélas pas de réponse à te proposer. Je ne retourne au boulot que mercredi... Youpi !
HTH.
@+,
X.
# rendez-nous nos mots !
Posté par Xavier Caron . En réponse à la dépêche Framasoft mis en demeure de constater un certain manque de lucidité. Évalué à 1.
De plus en plus de mots -- pourtant a priori en domaine public -- se retrouvent copyrightés, trademarkés ou tout simplement pas-touche-a-moi-j'ai-la-plus-grossés (somme d'argent bien sûr). Ca ne me fait pas trop rire. A croire que l'on glisse tout doucement vers une dystopie du genre de celle de (l'excellent) Alain Damasio "Les Hauts® Parleurs®" :
http://www.juriscom.net/int/visu.php?ID=608
Puis, pour les ceusses que ca intéresse, lire "la zone du dehors" (plus politique) ou "la horde du contrevent" (plus philosophique).
@+,
X.
[^] # Re: Spec != RTL
Posté par Xavier Caron . En réponse à la dépêche Les UltraSparc sous GPL. Évalué à 2.
Pour la CAD, nous n'avons quasiment plus que des Linux-box au boulot. Ca marche tres bien et tres vite. Les outils sont tous portes avec comme baseline la RHEL3. Les quelques autres stations vieilissantes sont des Sun Sparc, SunOS 9 (dont ma poubelle sans clavier "avé l'accent"). Mais les softs open-source ne sont pas legion et nous depensons des mega-brouzoufs par an pour tous les outils dont nous avons besoin (une license a l'annee peut faire de 50 K$ a 500 K$). Vu la complexite des softs je ne vois malheureusement pas trop venir d'equivalent libre. Par exemple, un coeur ARM necessite un outil de synthese physique. Ca coute un max mais ca nous permet de traquer les um^2 et les MHz (facteur de decision chez nos cients). C'est deja une gageure de trouver un outil de synthese classique en OSS.
[^] # Re: Spec != RTL
Posté par Xavier Caron . En réponse à la dépêche Les UltraSparc sous GPL. Évalué à 3.
Au sujet de ASIC / FPGA, il faut comprendre que l'on cherche a faire un micro-processeur. Les frequences max d'un ASIC sont entre 5 a 10 fois moindres que celles d'une puce Intel ou AMD. Quant aux FPGA ils se rapprochent seulement de la frequence de fonctionnement d'un ASIC. Un FPGA coute plus cher a l'unite mais si tu as besoin de grandes quantites les couts fixes lies a la fabrication d'un ASIC (dont les 1 a 2 annees de developpement) sont finalement ammortis. On s'en sert souvent pour prototyper un micro-controlleur genre ARM par exemple.
En bref, concevoir et fabriquer une puce reste un sport de riche...
# Spec != RTL
Posté par Xavier Caron . En réponse à la dépêche Les UltraSparc sous GPL. Évalué à 5.
Meme avec le RTL, ce n'est pas a la portee du premier venu. Il faut un outil de synthese (tres cher), d'analyse statique de timing (cher aussi) et de simulation (il y en a des gratos) pour synthetiser et valider ton processeur. Ca prend aussi beaucoup de temps pour developper les contraintes (dependantes du process de fabrication, donc des bibliotheques du fondeur). Les bibliotheques ne sont pas gratuites non plus. Pour les technos avancees, les memoires sont AMHA un point critique. Un processeur a pas mal de caches differents. Un generateur de memoires coute bombon (~ M$ "que" pour du 130 nm). Et quand on a fini tout ca, on n'a fait que la partie front-end du boulot ! Les outils back-end (P&R, LVS, etc.) coutent encore plus cher que leurs copains du front-end (et bouffent encore plus de CPU/memoire).
Xavier.