Posté par uso (site web personnel) .
Évalué à 10.
Dernière modification le 22 mars 2022 à 19:23.
quitte a montrer ça POWER en fessant ces propre CPU, ça aurais était cool qu'ils s'ARM de courage, et utilise une ISA libre. (au lieux d'une autre AVRage ISA non libre)
Faut admettre que le titre donné à ce lien posait les bases d’une formulation « google-translatesque » des commentaires. Formulation que j’ai échoué à reproduire ; c’est compliqué de s’exprimer aussi mal :)
# Ca manque d'un vrais prise de RISC-V.
Posté par uso (site web personnel) . Évalué à 10. Dernière modification le 22 mars 2022 à 19:23.
quitte a montrer ça POWER en fessant ces propre CPU, ça aurais était cool qu'ils s'ARM de courage, et utilise une ISA libre. (au lieux d'une autre AVRage ISA non libre)
J'aurais eu des SPARC dans les yeux.
[^] # Re: Ca manque d'un vrais prise de RISC-V.
Posté par Misc (site web personnel) . Évalué à 10.
C'est pas très INTELigible comme commentaire, mais j'ai quand MIPS une bonne note.
[^] # Re: Ca manque d'un vrais prise de RISC-V.
Posté par Elephant (site web personnel) . Évalué à 1.
Faut admettre que le titre donné à ce lien posait les bases d’une formulation « google-translatesque » des commentaires. Formulation que j’ai échoué à reproduire ; c’est compliqué de s’exprimer aussi mal :)
Suivre le flux des commentaires
Note : les commentaires appartiennent à celles et ceux qui les ont postés. Nous n’en sommes pas responsables.