Kannagichan a écrit 28 commentaires

Pas vraiment le x86 à des instruction de 1 à 15 bytes (la moyenne est de 3,5 bytes) donc légèrement moins qu'un RISC , et bien plus qu'un thump ;)

Sinon l'autre avantage est que l'ARM peut décoder 8 instructions , le x86 est bloqué à 4 :)

Donc non seulement le RISC peut abaisser sa pipeline (donc être plus performant) , mais aussi prendre moins de transistor :)

A l'heure où les IPC sont autour et en dessous de 1 depuis longtemps, quel point de salut en dehors du massivement multi-coeur ?

Malheureusement c'est assez faux , il y'a 10 ans ,c'était vrai , mais depuis ces dernières années l'IPC tourne autour de 3-4 (je ne compte pas bien sur la moyenne avec le cache miss , ça serait sûrement bien moindre).

1. La fin de la nécessité du Out of Order ?

C'est une conviction que j'ai depuis longtemps : les incantations vaudou sur le code alors les compilateurs sont capable parfaitement capables d'optimiser eux-même le code (ceux qui me connaissent de longue date ici connaissent mon passé à ce propos) vont forcément disparaitre un jour, et plus que les avancées de GCC, du Intel C Compiler, c'est surtout Clang à mon sens, qui est en train de tuer la nécessité de tuer le Out Of Order : les compilateurs deviennent assez malin, on a assez de puissance de calcul pour optimiser au mieux le code et précalculer les dépendances read-after-write.
C'est aussi l'avis de F. Piednoel, qui partage cette opinion lorsque je la lui ai exposé.
À moins que tous les sites codées en NodeJS sauvent Intel ? X-D
Mais peut-être certains d'entre vous auront des avis divergents sur ce point, ça m'intéresse ;-)

Bref, m'est impression que les x86 d'Intel, descendant directs des archis Pentium, consomment énormément de transistors à descendre les IPC à moins de 1, avec le out of order, les multiples unités d'exécutions, les multiples niveaux de pipelines qui ont conduit à l'échec du Pentium 4 (20 étages !). Or tout cela, avec la progression des compilateurs va devenir de plus en plus inutile. Intel y a cru pourtant, avec Itanium, mais c'était trop tôt, et l'archi état trop complexe (VLIW)

Ouaw , je suis super content de lire ça !

Cela fait des années que je dis que le Out-Of-Order est de la merde est qu'on peut faire mieux. (consommation moindre pour un prix plus faible avec 8 coeur facile).

Et j'ai cette conviction depuis la PS2 , la PS2 était un proc VLIW donc 2 instructions/cycles , et il pouvait même faire la division sur un cycle bien programmer (la division étant sur 7-8 étages , c'est faciles à //).

Il avait pas mal d'instruction SIMD facilement parallélisable et bien mieux foutu que les SSE d'intel :)

Le reste étant sur 5-6 étages , donc une latence de 3 cycles, bref que dalle est donc on pouvait facile avoir 2 instructions/cycle.

La plus grande force était que même la mémoire "cache" était manuelle ,donc tu pouvais paralléliser le calcul et les transferts , et donc c'était possible de faire des calculs complexe (toute la transformation de perspective par exemple) sans aucun cache miss, un exploit technique , qu'on a jamais refait…

Et la le proc de la PS2 montrait deja l'avantage de ce genre de proc ,non seulement ce qu'il faisait était bien meilleur que les autre proc de son époque , mais en plus il pouvait se permettre d’être un "tri-coeur" en 2000.
(parce que forcément un proc VLIW avec "cache manuelle" , tu réduit ta consommation de transistor de beaucoup).

A l'époque il y'avait pas de compilo , mais de nos jours avec clang ,je suis sur qu'il y'a moyen de faire pas mal de chose sur ce point facilement.

Rien n'a voir ,personnellement , j'ai souvent du mal à discuter avec les joueurs PC , ils connaissent en général que les composant PC (bon maintenant tout les composants consoles sont des PC).

Mais je les trouvent en général moins curieux sur les architectures "exotiques" , sans parler de bonus/malus qu'apporte d'autre architectures ;)

Je dirais le contraire , ce n'est pas avec l'architecture PC que tu as une bonne vision de l'informatique :)