J'ai lu la BD et je pensais que l'on pouvait faire un bon film. C'est marrant que tu dises que l'on voit l'autre se goinfrer tout le film. Ce n'est pas si présent que ça dans la BD.
oui, itanium était aussi compatible x86. Genre l'itanium 800 avait la vitesse d'un pentium 100. Depuis, ils ont arrétés. Et puis apprends à lire, si c'est HP-UX qui intègre le composant, c'est qu'il s'agit d'émulation...
Donc tout ceux qui ont conçus des nouveaux CPU ces dernières années sont des billes: ils ont tous concus des RISC a la place de CISC, même Intel! Les VLIW sont des descendants des RISC pas des CISC: architecture load/store, jeux d'instructions facile a decoder, pleins de registres, etc..
Je te dirais de lire un peu Linus par exemple sur comp.arch. Par exemple, pour avoir des perf correct l'itanium a besoin de 6Mo de cache, ce qui forcément en fait un processeurs hors de prix. Et c'est bien à cause de la taille du cache code.
RISC existe depuis les années 80 et l'augmentation de la grosses différence entre la vitesse de la mémoire et la vitesse du cpu est assez rescente.
VLIW vient du principe de virer l'OOO (risc ou cisc) pour le remplacer par des unités de calculs, c'est encore un autre type de cpu.
Concernant les unités de calcul, il y a maintenant plus de 3 unité de calculs et chaque IPC est utilisé. Il faut voir ce qu'est un cache miss L2. Tu as 100 instructions executés en 50 cycles et tu as un cache miss. paf 200 cycles. donc 250 cycles pour 100 instructions (IPC = 0.4). La grosse limite est là.
Je ne sais pas pourquoi tu insites autant sur la bande passante du G5. Certe sont FSB est élevé mais la vrai bande passante est celle qui relit chipset et mémoire. Ce n'est pas le cas de l'opteron.
L'opteron à 3 bus dédiés pour faire des IO qui ressemble à celui du PPC ou se connecter à un autre processeurs (lisaison série, 3.2 Go/s ou 6.4 Go/s, il me semble). L'athlon 64 n'aura qu'un seul port IO. Ensuite, l'opteron dispose d'un bus DDRSDRAM 128 directement sur le cpu. L'athlon 64 sera limité à 64 bits.
Dans tous les cas les nouveaux cpu d'AMD ont bien plus de bandes passantes.
Le papier que j'ai vu passer montrait une compilation avec gcc et les outils ARM proprio. A chaque fois, x86 était bien plus petit (~ 20%).
Pour l'autre au dessus qui me cause de complexité de décodage quand je parle de sauvegarde de bande passante mémoire. Il devrait garder à l'esprit que la différence entre la vitesse du proc et la vitesse mémoire atteind 10x et ne fait que monter. Beaucoup d'algorithme sont limité par ça. Donc Il vaut mieux que le cpu fasse des trucs complexe plutot que d'attendre la mémoire.
Ensuite, l'IPC moyen d'un code est rarement supérieur à 3, donc rajouter plein d'unité de calcul sert dans très peu de cas. Donc, la vrai limite d'un processeurs devient la lattence mémoire.
Pour ceux qui mette en avant la FSB à 900Mhz du PPC970... qu'il relise pour voir que cela ne cause que de la liason cpu <-> chipset et que la lisaison chipset <-> mémoire, c'est de la bète DDRSDRAM à 333. L'opteron utilise une liaison cpu<-> mémoire direct bien plus efficace...
C'est un VLIW complexe. En plus le premier prix du proc est >1000. On est pas dans la même catégorie, il faudrait comparer au POWER4. En plus, selon le code et l'état du compilo, la différence de vitesse peut être énorme.
L'itanium a 2x ou 3x + d'unité de calcul que les autres processeurs. Si le code rentre bien, cela fuse, sinon il passe du temps à executer des nop. Dans les code réguliers flottant, il se débrouille mais pas dans une compilation par exemple.
En général, les athlons en décode 3 (+2 pour qq instructions très simple, de mémoire) mais ont une fénètre de réordonancement de l'ordre de ~100 vers 5 pipelines.
M'enfin décoder 8 au 4 instructions, cela prends le même temps...
(et pas les benchs bidons de SPEC avec compilo ICC hyper-optimisé)
Hum ! Sais-tu ce que sont les testes SPEC avant de passer pour une andouille ? Ce sont des testes applicatifs ! Alors certe on peut optimiser, pour mais tout le monde le fait.
Quans à décrier icc... c'est tellement gamin... Demain, je sors un cpu sans multiplication et j'exige d'être comparé avec les autres cpus sans qu'ils aient le droit d'utiliser leur instruction mul...
Un bench est toujours une mesure du couple cpu+compilo. C'est évidement ! Gcc est un compilo non buggé et est sans doute le seul qui respecte la norme c99 completement, mais ce n'est pas le plus performant !
C'est vrai surtout si le ppc est un G3 @ 400 Mhz... Il faut voir les veaux que sont ces portables là (sans compter la carte graphique, je crois que le dernier titanium a une geoforce 2MX...).
Prends le pentium-M ULV qui tourne à la plus basse fréquence, et je pense que tu aura ce genre de perf et de consomation.
Si il compile avec l'option -fast-math, ils doivent savoir ce qu'ils font...
Disons qu'il y a aussi de bonnes raisons architecturales , les processeurs risc sont en général 30% + rapide en entier à fréquence égale. Or la fréquence est double avec les x86.
En flottant, la pile x87 est une vrai merde en comparaison des beaux registres 64 bits des autres cpu, d'où la différence de perf, qui s'amoindrit d'ailleurs avec l'utilisation du SSE scalaire.
'High end' market est plus dicté par la bande passante des bus et de la mémoire,
Et encore ! C'est vrai pour tout ce qui est serveur et base de donné mais pas pour ce que l'on appellait les "stations de travail" qui ont du boulot purement bourrin. Par exemple, dans la 3D, les fermes de rendu sont passé de SGI au PC. Et maintenant, les stations "des artistes" passent de SGI àau PC sous Linux.
En CAO, c'est pareil. (il suffit juste que qqun sorte des cartes 3D opengl aussi rapide que celle de SGI et le tour est joué)
... instruction converter cannot remove the inherent complexity present in the x86 instruction set and consequently x86 is large and inefficient and is going to remain so.
Cela me fait de lire ça... le code x86 est plus compact qu'un code arm thumb, or un des très gros problème de l'itanium est l'explosion de la taille du code. Le ppc n'échappe pas à la règle. C'est un des avantages du cisc sur le risc.
In the high end markets, RISC CPUs from HP, SGI, IBM and Sun still dominate. x86 has never been able to reach these performance levels even though they are sometimes a process generation or two ahead.
Arf... c'est beau de lire de telles bétises :( Au boulot, sur une application bien bourrine (simulation vhdl et synthèse), un celeron 1.7Ghz en archi UMA (mémoire video piqué sur la mémoire vive) est 30% plus rapide qu'une Sun avec un cpu Ultra III @ 650Mhz. Je vous laisse faire le scaling avec des cpus en vente en ce moment...
En gros, tu n'as que [+] mais avec des catégories pour trier le messages (fun, informatif, hors sujet, troll). Un post sans interret reste à zero. Par contre, il faut pouvoir mettre ses propres seuils pour lires les commentaires.
Si il n'y a plus d'XP, quel est l'interret de descendre qqun ?
Mouais Dramasoft utilisait déjà bien plus qu'il n'est normalment possible avec un tel abonnment (9/mois au lieu des 150...). Ce qui est à fait raler le plus, c'est le fait que Amen coupe sans rien dire la ligne. IMHO.
Comme les auteurs de Framasoft avait trouvé un hebergeur de remplacement, cela me ferait marrer qu'il quitte quand même Amen (car ce n'est pas la première fois qu'il coupe sans rien dire)
En effet, le 17 juin 2003, la commission du Parlement Européen chargée des Affaires Légales et de la Justice a adopté un rapport légalisant de fait les brevets logiciels, en refusant les amendements proposés par la commission à l'Industrie et celle aux Affaires Culturelles, en ignorant l'avis du Conseil des Régions de l'Union Européenne, du Conseil Économique et Social de l'Union Européenne, du Gouvernement Français, de la Chambre de l'Industrie et du Commerce Allemande, de la Commission sur le Monopole Allemande, de la Commission sur la Propriété Intellectuelle du Gouvernement Britannique, de nombreuses études économiques - y compris celles commandées et payées par cette même commission parlementaire aux Affaires légales et à la Justice -, de 94% des participants d'une consultation de l'Union Européenne sur le sujet, de 400 entreprises et de deux pétitions rassemblant près de 140 000 signataires.
à relire cette phrase me fait toujours autant délirer....
# L'outremangeur
Posté par Nicolas Boulay (site web personnel) . En réponse à la dépêche Pleins de Films !. Évalué à 4.
"La première sécurité est la liberté"
[^] # Re: Mouarf...
Posté par Nicolas Boulay (site web personnel) . En réponse à la dépêche X86 contre PPC : Un article fait le point. Évalué à 1.
"La première sécurité est la liberté"
[^] # Re: Mouarf...
Posté par Nicolas Boulay (site web personnel) . En réponse à la dépêche X86 contre PPC : Un article fait le point. Évalué à 2.
Je te dirais de lire un peu Linus par exemple sur comp.arch. Par exemple, pour avoir des perf correct l'itanium a besoin de 6Mo de cache, ce qui forcément en fait un processeurs hors de prix. Et c'est bien à cause de la taille du cache code.
RISC existe depuis les années 80 et l'augmentation de la grosses différence entre la vitesse de la mémoire et la vitesse du cpu est assez rescente.
VLIW vient du principe de virer l'OOO (risc ou cisc) pour le remplacer par des unités de calculs, c'est encore un autre type de cpu.
Concernant les unités de calcul, il y a maintenant plus de 3 unité de calculs et chaque IPC est utilisé. Il faut voir ce qu'est un cache miss L2. Tu as 100 instructions executés en 50 cycles et tu as un cache miss. paf 200 cycles. donc 250 cycles pour 100 instructions (IPC = 0.4). La grosse limite est là.
"La première sécurité est la liberté"
[^] # Re: X86 contre PPC : Un article fait le point
Posté par Nicolas Boulay (site web personnel) . En réponse à la dépêche X86 contre PPC : Un article fait le point. Évalué à 2.
L'opteron à 3 bus dédiés pour faire des IO qui ressemble à celui du PPC ou se connecter à un autre processeurs (lisaison série, 3.2 Go/s ou 6.4 Go/s, il me semble). L'athlon 64 n'aura qu'un seul port IO. Ensuite, l'opteron dispose d'un bus DDRSDRAM 128 directement sur le cpu. L'athlon 64 sera limité à 64 bits.
Dans tous les cas les nouveaux cpu d'AMD ont bien plus de bandes passantes.
"La première sécurité est la liberté"
[^] # Re: Mouarf...
Posté par Nicolas Boulay (site web personnel) . En réponse à la dépêche X86 contre PPC : Un article fait le point. Évalué à 2.
Pour l'autre au dessus qui me cause de complexité de décodage quand je parle de sauvegarde de bande passante mémoire. Il devrait garder à l'esprit que la différence entre la vitesse du proc et la vitesse mémoire atteind 10x et ne fait que monter. Beaucoup d'algorithme sont limité par ça. Donc Il vaut mieux que le cpu fasse des trucs complexe plutot que d'attendre la mémoire.
Ensuite, l'IPC moyen d'un code est rarement supérieur à 3, donc rajouter plein d'unité de calcul sert dans très peu de cas. Donc, la vrai limite d'un processeurs devient la lattence mémoire.
Pour ceux qui mette en avant la FSB à 900Mhz du PPC970... qu'il relise pour voir que cela ne cause que de la liason cpu <-> chipset et que la lisaison chipset <-> mémoire, c'est de la bète DDRSDRAM à 333. L'opteron utilise une liaison cpu<-> mémoire direct bien plus efficace...
"La première sécurité est la liberté"
[^] # Re: Mouarf...
Posté par Nicolas Boulay (site web personnel) . En réponse à la dépêche X86 contre PPC : Un article fait le point. Évalué à 3.
L'itanium a 2x ou 3x + d'unité de calcul que les autres processeurs. Si le code rentre bien, cela fuse, sinon il passe du temps à executer des nop. Dans les code réguliers flottant, il se débrouille mais pas dans une compilation par exemple.
"La première sécurité est la liberté"
[^] # Re: X86 contre PPC : Un article fait le point
Posté par Nicolas Boulay (site web personnel) . En réponse à la dépêche X86 contre PPC : Un article fait le point. Évalué à 2.
M'enfin décoder 8 au 4 instructions, cela prends le même temps...
"La première sécurité est la liberté"
[^] # Re: X86 contre PPC : Un article fait le point
Posté par Nicolas Boulay (site web personnel) . En réponse à la dépêche X86 contre PPC : Un article fait le point. Évalué à 1.
(cf artechnica pour les détails du pipeline)
"La première sécurité est la liberté"
[^] # Re: X86 contre PPC : Un article fait le point
Posté par Nicolas Boulay (site web personnel) . En réponse à la dépêche X86 contre PPC : Un article fait le point. Évalué à 0.
"La première sécurité est la liberté"
[^] # Re: X86 contre PPC : Un article fait le point
Posté par Nicolas Boulay (site web personnel) . En réponse à la dépêche X86 contre PPC : Un article fait le point. Évalué à 3.
Hum ! Sais-tu ce que sont les testes SPEC avant de passer pour une andouille ? Ce sont des testes applicatifs ! Alors certe on peut optimiser, pour mais tout le monde le fait.
Quans à décrier icc... c'est tellement gamin... Demain, je sors un cpu sans multiplication et j'exige d'être comparé avec les autres cpus sans qu'ils aient le droit d'utiliser leur instruction mul...
Un bench est toujours une mesure du couple cpu+compilo. C'est évidement ! Gcc est un compilo non buggé et est sans doute le seul qui respecte la norme c99 completement, mais ce n'est pas le plus performant !
"La première sécurité est la liberté"
[^] # Re: X86 contre PPC : Un article fait le point
Posté par Nicolas Boulay (site web personnel) . En réponse à la dépêche X86 contre PPC : Un article fait le point. Évalué à 1.
Prends le pentium-M ULV qui tourne à la plus basse fréquence, et je pense que tu aura ce genre de perf et de consomation.
"La première sécurité est la liberté"
[^] # Re: Mouarf...
Posté par Nicolas Boulay (site web personnel) . En réponse à la dépêche X86 contre PPC : Un article fait le point. Évalué à 1.
Disons qu'il y a aussi de bonnes raisons architecturales , les processeurs risc sont en général 30% + rapide en entier à fréquence égale. Or la fréquence est double avec les x86.
En flottant, la pile x87 est une vrai merde en comparaison des beaux registres 64 bits des autres cpu, d'où la différence de perf, qui s'amoindrit d'ailleurs avec l'utilisation du SSE scalaire.
"La première sécurité est la liberté"
[^] # Re: Mouarf...
Posté par Nicolas Boulay (site web personnel) . En réponse à la dépêche X86 contre PPC : Un article fait le point. Évalué à 1.
"La première sécurité est la liberté"
[^] # Re: X86 contre PPC : Un article fait le point
Posté par Nicolas Boulay (site web personnel) . En réponse à la dépêche X86 contre PPC : Un article fait le point. Évalué à 2.
Le ppc 970 @ 2Ghz consomme 92W soit plus que le Barton 3200+ ou le P4 3.2Ghz qui sont à ~80W.
L'archi est complexe certe, mais si elle est si pourris pourquoi personne ne fait aussi bien (pour un prix comparrable) ?
"La première sécurité est la liberté"
[^] # Re: Mouarf...
Posté par Nicolas Boulay (site web personnel) . En réponse à la dépêche X86 contre PPC : Un article fait le point. Évalué à 2.
Et encore ! C'est vrai pour tout ce qui est serveur et base de donné mais pas pour ce que l'on appellait les "stations de travail" qui ont du boulot purement bourrin. Par exemple, dans la 3D, les fermes de rendu sont passé de SGI au PC. Et maintenant, les stations "des artistes" passent de SGI àau PC sous Linux.
En CAO, c'est pareil. (il suffit juste que qqun sorte des cartes 3D opengl aussi rapide que celle de SGI et le tour est joué)
"La première sécurité est la liberté"
# Mouarf...
Posté par Nicolas Boulay (site web personnel) . En réponse à la dépêche X86 contre PPC : Un article fait le point. Évalué à 8.
... instruction converter cannot remove the inherent complexity present in the x86 instruction set and consequently x86 is large and inefficient and is going to remain so.
Cela me fait de lire ça... le code x86 est plus compact qu'un code arm thumb, or un des très gros problème de l'itanium est l'explosion de la taille du code. Le ppc n'échappe pas à la règle. C'est un des avantages du cisc sur le risc.
In the high end markets, RISC CPUs from HP, SGI, IBM and Sun still dominate. x86 has never been able to reach these performance levels even though they are sometimes a process generation or two ahead.
Arf... c'est beau de lire de telles bétises :( Au boulot, sur une application bien bourrine (simulation vhdl et synthèse), un celeron 1.7Ghz en archi UMA (mémoire video piqué sur la mémoire vive) est 30% plus rapide qu'une Sun avec un cpu Ultra III @ 650Mhz. Je vous laisse faire le scaling avec des cpus en vente en ce moment...
"La première sécurité est la liberté"
[^] # Re: Microsoft utilise Linux sur ses serveurs européens
Posté par Nicolas Boulay (site web personnel) . En réponse au journal Microsoft utilise Linux sur ses serveurs européens. Évalué à 0.
(source: l'histoire des pinguoins)
"La première sécurité est la liberté"
# Re: Idée sur le système de note
Posté par Nicolas Boulay (site web personnel) . En réponse au journal Idée sur le système de note. Évalué à 3.
En gros, tu n'as que [+] mais avec des catégories pour trier le messages (fun, informatif, hors sujet, troll). Un post sans interret reste à zero. Par contre, il faut pouvoir mettre ses propres seuils pour lires les commentaires.
Si il n'y a plus d'XP, quel est l'interret de descendre qqun ?
"La première sécurité est la liberté"
[^] # Re: Rigolons avec la commission juridique de l'EU
Posté par Nicolas Boulay (site web personnel) . En réponse à la dépêche La face non patente des brevets logiciels. Évalué à 1.
"La première sécurité est la liberté"
[^] # Re: Framasoft la ressuscite plus tôt que prévu
Posté par Nicolas Boulay (site web personnel) . En réponse à la dépêche Framasoft ressuscite plus tôt que prévu. Évalué à 2.
Comme les auteurs de Framasoft avait trouvé un hebergeur de remplacement, cela me ferait marrer qu'il quitte quand même Amen (car ce n'est pas la première fois qu'il coupe sans rien dire)
"La première sécurité est la liberté"
# "Le "splash screen" possède une barre de progression"
Posté par Nicolas Boulay (site web personnel) . En réponse à la dépêche Sortie de OpenOffice.org1.1 RC. Évalué à 10.
"La première sécurité est la liberté"
[^] # Re: La face non patente des brevets logiciels
Posté par Nicolas Boulay (site web personnel) . En réponse à la dépêche La face non patente des brevets logiciels. Évalué à 1.
"La première sécurité est la liberté"
# Rigolons avec la commission juridique de l'EU
Posté par Nicolas Boulay (site web personnel) . En réponse à la dépêche La face non patente des brevets logiciels. Évalué à 9.
à relire cette phrase me fait toujours autant délirer....
"La première sécurité est la liberté"
[^] # Re: La face non patente des brevets logiciels
Posté par Nicolas Boulay (site web personnel) . En réponse à la dépêche La face non patente des brevets logiciels. Évalué à 1.
"La première sécurité est la liberté"
# Re: La face non patente des brevets logiciels
Posté par Nicolas Boulay (site web personnel) . En réponse à la dépêche La face non patente des brevets logiciels. Évalué à 6.
http://www.abul.org/brevets/conferences/swpat_stu_en1_20030711/swpa(...)
"La première sécurité est la liberté"