Posté par Ja .
En réponse à la dépêche GCC 3.1.1.
Évalué à 5.
l'ABI c++ de gcc 3.2 sera encore incompatible avec celle du 3.1 (et celle des autres gcc) mais ce sera la derniere fois
il est donc conseille de ne pas migrer en gcc 3.1.x (beaucoup de distributions vont passer directement de gcc 2.95 ou 2.96 a gcc 3.2)
ben y a pas de pb si ton binaire est lié statiquement ou si il est ecrit en c (et pas c++) et qu'il n'essaye pas de charger une librairie ecrite en c++
(ce qui a changer entre gcc2 et gcc3 c'est l'ABI c++)
donc gnome (mais pas forcement toute les appli ) compile avec gcc3 marchera sur une distrib gcc2 mais pas kde (ou une appli kde)
Pour info, mozilla a apparament trouver la solution pour contourner ce pb pour le chargement de ses plugins
la difference entre un processeur CISC et un proc RISC tiens au fait que le mot instruction dans un CISC est de longueur variable et dans un RISC de longueur fixe (la longueur d'une instruction x86 fait entre 1 et 12 octets si je me rappele bien)
le CISC a ete invente a une epoque ou la memoire etait chere et que donc il fallait essayer de compresser le code
le RISC par contre a ete invente pour faciliter la mise en oeuvre de pipeline (meme si ca a pu etre realise plus tard pour les CISC) car on peut lire en un seul coup l'instruction.
de plus, le nombre de schemas possible pour les instructions etant limite en RISC, il est possible de lire les registres en meme temps que tu decode l'instruction
ce qui fait qu'actuellement une architecture RISC est plus performante qu'une architecture CISC
quant au instruction de type MMX, rien n'empeche de les placer dans un proc RISC. c'est d'ailleurs ce qui est fait dans l'itanium (pour memoire, l'IA64 une architecture VLIW mais le VLIW ce rapproche beaucoup du RISC dans sa philosophie)
en fait le probleme d'optimisation avec l'itanium ne vient pas de ses pipelines mais de l'architecture IA64 elle-meme :
il faut savoir qu'il y a 3 slots d'instructions par mot instruction de 128 bits
or tu ne peut pas mettre n'importe quelle instruction dans n'importe quel slot
de plus, le compilateur doit specifie quelle instructions peuvent s'executer en parallele
ce qui fait que le compilo a un enorme travail de reorganisation des instructions pour optimiser le code genere
enfin, je ne sais pas si les compilos tire pleinement parti des nouvelles instructions (en particulier celles equivalente au FOR et au WHILE) qui doivent grandement facilite le travail du cache
pour en revenir a l'itanium, je ne pense pas qu'avoir mis l'emulation x86 dans le meme chip est ete une bonne idee vu la difference entre les 2 architectures (IA64 et x86). c'est surement ca qui cause sa frequence trop basse et son chauffage excessif
le systeme de notation est bien
mais j'ai releve qq pbs ou ameliorations possibles
threads a moitie cache :
a cause du systeme de filtres on voit de temps en temps des reponses apparaitre sans que les commentaires associe apparaissent. solutions possible :
modifier le systeme de filtrage pour filtrer tout un thread ou sous-thread si le parent de ce thread est filtrable
rajouter une notation pour un thread ou sous-thread fonction de la note du parent et de celle de ces sous-thread
probleme de cache :
mon browser cache la page des commentaires et donc reaffiche la meme page quand on a vote . ne serait il pas possible de placer une directive qui indique au differents cache et proxies de ne pas cacher cette page ( a l'aide du balise meta http-equiv qq chose par exemple)
Nb de vote restant :
je pense qu'il serait pas mal d'avoir le nombre de vote qu'il nous reste sur la page des commentaires voire repeter entre chaque commentaire
score extreme :
le score est excessif sur certains commentaires (en particulier les premiers postes)
une transformation de score en texte (de Troll a a lire absolument par exemple) responsabiliserait peut etre les scoreurs
on pourait carrement envisager de voter pour le score que l'on desire et le score du commentaire serait la moyenne des tout les votes pondere par le niveau du scoreur
monitoring de news/threads :
ce serait pas mal de pouvoir monitorer une news ou un thread pour savoir si il y a de nouveau commentaires. en particulier ce serait pas mal de savoir si qq un a poste une reponse a un de nos commentaire.
[^] # Re: L'ABI Change encore ???
Posté par Ja . En réponse à la dépêche GCC 3.1.1. Évalué à 5.
il est donc conseille de ne pas migrer en gcc 3.1.x (beaucoup de distributions vont passer directement de gcc 2.95 ou 2.96 a gcc 3.2)
[^] # Re: Sid = Cooker ?
Posté par Ja . En réponse à la dépêche Mandrake 9.0 beta1. Évalué à 4.
(ce qui a changer entre gcc2 et gcc3 c'est l'ABI c++)
donc gnome (mais pas forcement toute les appli ) compile avec gcc3 marchera sur une distrib gcc2 mais pas kde (ou une appli kde)
Pour info, mozilla a apparament trouver la solution pour contourner ce pb pour le chargement de ses plugins
[^] # Re: differencier la pub
Posté par Ja . En réponse à la dépêche La pause pipi pendant la pub bientôt hors la loi !. Évalué à -1.
hors la bas il n ont pas de generique de debut et fin de pub : la pub arrive comme ca au milieu de l'emission
[^] # CISC vs RISC
Posté par Ja . En réponse à la dépêche Et si on retire le ventilateur et le radiateur ?. Évalué à 3.
le CISC a ete invente a une epoque ou la memoire etait chere et que donc il fallait essayer de compresser le code
le RISC par contre a ete invente pour faciliter la mise en oeuvre de pipeline (meme si ca a pu etre realise plus tard pour les CISC) car on peut lire en un seul coup l'instruction.
de plus, le nombre de schemas possible pour les instructions etant limite en RISC, il est possible de lire les registres en meme temps que tu decode l'instruction
ce qui fait qu'actuellement une architecture RISC est plus performante qu'une architecture CISC
quant au instruction de type MMX, rien n'empeche de les placer dans un proc RISC. c'est d'ailleurs ce qui est fait dans l'itanium (pour memoire, l'IA64 une architecture VLIW mais le VLIW ce rapproche beaucoup du RISC dans sa philosophie)
[^] # Re: Avec en cadeau, 100 Balles, un mars et un compilo
Posté par Ja . En réponse à la dépêche SGI/Itanium/Linux : Le futur en marche. Évalué à 2.
il faut savoir qu'il y a 3 slots d'instructions par mot instruction de 128 bits
or tu ne peut pas mettre n'importe quelle instruction dans n'importe quel slot
de plus, le compilateur doit specifie quelle instructions peuvent s'executer en parallele
ce qui fait que le compilo a un enorme travail de reorganisation des instructions pour optimiser le code genere
enfin, je ne sais pas si les compilos tire pleinement parti des nouvelles instructions (en particulier celles equivalente au FOR et au WHILE) qui doivent grandement facilite le travail du cache
pour en revenir a l'itanium, je ne pense pas qu'avoir mis l'emulation x86 dans le meme chip est ete une bonne idee vu la difference entre les 2 architectures (IA64 et x86). c'est surement ca qui cause sa frequence trop basse et son chauffage excessif
[^] # Re: Suggestions
Posté par Ja . En réponse à la dépêche DaNews: bonne rentrée! :). Évalué à -1.
# Suggestions
Posté par Ja . En réponse à la dépêche DaNews: bonne rentrée! :). Évalué à 3.
mais j'ai releve qq pbs ou ameliorations possibles
a cause du systeme de filtres on voit de temps en temps des reponses apparaitre sans que les commentaires associe apparaissent. solutions possible :
mon browser cache la page des commentaires et donc reaffiche la meme page quand on a vote . ne serait il pas possible de placer une directive qui indique au differents cache et proxies de ne pas cacher cette page ( a l'aide du balise meta http-equiv qq chose par exemple)
je pense qu'il serait pas mal d'avoir le nombre de vote qu'il nous reste sur la page des commentaires voire repeter entre chaque commentaire
le score est excessif sur certains commentaires (en particulier les premiers postes)
ce serait pas mal de pouvoir monitorer une news ou un thread pour savoir si il y a de nouveau commentaires. en particulier ce serait pas mal de savoir si qq un a poste une reponse a un de nos commentaire.
voila tout sinon c'est tres bien