dib2 a écrit 39 commentaires

Justement la vitesse d'inndexation est partie intégrante du passage à l'échelle. Google et Microsoft ont développé leur propres machines à base de FPGA et d'ASIC. Je n'ai rien vu de tel étudié chez Qwant. On ne peut concurrencer Google avec une technologie à microprocesseurs.

Le problème c'est que Qwant ne dispose d'aucun algorithme de recherche et d'indexation pour le passage à l'échelle.

Il en va de Qwant comme de Kalray qui propose un processeur à plusieurs centaines de cores plus lent qu'un core i5. Adapteva a réussi à faire mieux avec un million de dollars alors que Kalray en a dépensé plusieurs dizaines sans meme exhiber la moindre application.

Les dirigeants de ces deux sociétés sont experts pour capter l'argent public. C'est meme une spécialité des grosses boîtes d'informatique françaises.

Pourtant ce ne sont pas les talents qui manquent dans ce pays

C'est pourtant efficace, il y a du backtracking et de la contrainte. Si Prolog déroute l'informaticien, un peu de Scheme devrait lui plaire, tout cela sans SGBD car l'on a affaire à des données non structurées avec de la recherche par filtrage. Tu as de la chance d'avoir un tel problème à résoudre.

Les recettes de cuisine c'est assez complexe car la recherche impose de l'inférence. C'est même un exemple célèbre des implémentations Prolog. Tu confies Prolog à ta compagne et elle s'en sortira sans bloatware.

powercfg et non po-wercfg

C'est à cause de l'hibernation sur win 10.

Dans l'invite de commande, en mode administrateur, taper: powercfg.exe /hibernate off.

Il faut réinstaller grub sur linux.

une debian 32 bits ou toute dérivée fera l'affaire. Il n'y pas besoin de beaucoup de puissance pour seulement envoyer du gcode. Il existe même linuxcnc en paquets 64 ou 32 bits pour debian. J'imagine que l'arduino pilotera les moteurs.

Ce n'est pas du tout un FPGA qui est gravé mais un bout de démonstrateur de circuit de connexion.

Un FPGA n'a pas trop de portes logiques, elle représentent tout au plus 10% de la surface de silicium. Il n'y a quasiment jamais de portes inutilisées. Il n'y en a même jamais assez. Le reste est de la connexion dont une certaine partie est inutilisée.

Par ailleurs, sur un ASIC, les connexions sont toujours plus courtes.

Ce n'est pas un problème de jeu d'instruction, c'est surtout un problème de description du comportement dynamique à l'exécution. Le générateur de code doit anticiper le comportement à l'exécution pour produire des instructions dans le bon ordre supposé. Suivant que le processeur réordonne ou non, suivant qu'il est risc, superscalaire ou wliw, le générateur de code doit s'assurer de saturer le chemin de données.

Ils font surtout les processeurs parallèles Tilera justement ceux qui sont dans les routeurs. Certains sont des processeurs généraux programmables avec des outils ouverts.

Reactos évidemment

Cela fait très longtemps que les FPGA sont utilisés pour émuler des processeurs.

Il y en a dans la plupart des imprimantes, la plupart des smartphones et la plupart des appareils photo numériques.

Curieux que la langue de la documentation soit l'anglais alors que c'est un projet gouvernemental franco-français. C'est comme les chercheurs français qui publient en anglais. Personne ne les lit. C'est vrai que c'est pour ce citer en famille.