Le logiciel libre au-delà de x86

Posté par  . Édité par Davy Defaud, Benoît Sibaud, bubar🦥, palm123, Pierre Jarillon et claudex. Modéré par claudex. Licence CC By‑SA.
Étiquettes :
108
28
août
2016
Matériel

Si le logiciel libre est devenu au fil du temps, et grâce à votre passion, un élément majeur de l’informatique moderne, il n’en va pas de même pour le matériel. Toute personne qui a essayé de libérer son ordinateur de bureau jusqu’au micrologiciel (firmware) de la carte mère, ou qui s’est intéressée à l’évolution du projet Coreboot ces dernières années, le sait : la situation des quatre libertés sur nos stations de travail est actuellement très mauvaise du point de vue matériel. Cette dépêche propose un état des lieux de cette situation.

Journal Une nouvelle carte à processeur RISC-V : la Star64

Posté par  (site web personnel, Mastodon) . Licence CC By‑SA.
Étiquettes :
92
30
avr.
2023

Vous le savez, le projet de processeur à jeu d'instructions libre RISC-V ne date pas d'aujourd'hui. Mais, pendant longtemps, il n'y avait pas de moyen facile d'expérimenter avec un tel processeur, en général présent dans de l'embarqué plus ou moins clos ou dans des systèmes peu pratiques pour la programmation, genre tablettes. Les développeur·ses devaient donc se contenter de QEMU ou autre émulateur. Les choses changent et on voit maintenant apparaitre des cartes portant un processeur RISC-V, à un prix (…)

AltairX : le processeur du futur ?

Posté par  (site web personnel) . Édité par orfenor, Kannagichan, dyno partouzeur du centre, L'intendant zonard, Yves Bourguignon, jseb, Nicolas Boulay, palm123, Ysabeau 🧶 🧦, Nils Ratusznik, bobble bubble, vincent LECOQ, volts, SpaceFox et Arkem. Modéré par Pierre Jarillon. Licence CC By‑SA.
Étiquettes :
82
21
juin
2023
Matériel

Kannagi, récemment interrogé sur son SDK pour Neo Geo, travaille sur un nouveau concept de processeur : l’AltairX a pour but de concilier au maximum coût, facilité de conception et performance.

C’est un processeur VLIW, ce qui veut dire que c’est le compilateur qui a en charge une bonne partie de l’optimisation, ce qui permet une conception plus facile avec moins de transistors qu’un processeur classique.

2018, l’année de la libération des processeurs ?

Posté par  (site web personnel, Mastodon) . Édité par palm123, bubar🦥, Davy Defaud et Benoît Sibaud. Modéré par Benoît Sibaud. Licence CC By‑SA.
Étiquettes :
71
23
déc.
2018
Matériel

2018 aura été l’année du RISC-V. Ce jeu d’instructions libre existait bien sûr avant 2018, puisqu’il a été créé en 2010, mais c’est véritablement en 2018 qu’il aura pris son envol.

Entendons‐nous bien, le RISC-V, pour Reduced Instructions Set Computing version V, n’est pas un microprocesseur. C’est une définition du jeu d’instructions ainsi que des registres internes du processeur. Bref, cela doit être vu comme une standardisation open‐source du langage d’un processeur. Libre aux fondeurs de développer leurs architectures de processeur compatible RISC-V. Il définit les instructions assembleur et leurs formats (codage) mais il ne définit pas le nombre d’étages de pipelines, comment est gérée la prédiction de branche ni le format de bus de données et d’instructions. Tout cela relève de l’implémentation.

Premiers pas avec la carte Visionfive 2

Posté par  . Édité par BAud, palm123, Yves Bourguignon et Ysabeau 🧶 🧦. Modéré par Ysabeau 🧶 🧦. Licence CC By‑SA.
Étiquettes :
63
22
mai
2023
Matériel

Depuis plusieurs années déjà, diverses cartes permettent de tester l’architecture RISC-V. J’ai longuement hésité à sauter le pas jusqu’à l’arrivée de la Visionfive2 et de la Star64, toute deux conçues à partir du même SOC. Après quelques expérimentations, voici mes premières impressions…

CLEAR, production du premier microcontrôleur avec un eFPGA avec code source disponible

Posté par  (site web personnel, Mastodon) . Édité par BAud, Benoît Sibaud, Xavier Teyssier, palm123, theojouedubanjo, Yves Bourguignon, volts, cg, Nicolas Boulay, xdelatour et Ysabeau 🧶 🧦. Modéré par Pierre Jarillon. Licence CC By‑SA.
Étiquettes :
57
16
fév.
2022
Matériel

CLEAR est un microcontrôleur RISC-V (VexRISCV) muni d’un eFPGA gravé en 130 nm et produit avec le programme chipignite de la société de production d'ASIC Efabless. La totalité du « dossier de fabrication » du composant est publiée (licences MIT, Apache 2.0 et d'autres moins non libres).

Journal «Understand the fact» la campagne de Arm contre le set d'instructions libre Risc-V

Posté par  (site web personnel, Mastodon) . Licence CC By‑SA.
Étiquettes :
51
10
juil.
2018

Cher journal,

As-tu aimé la campagne de microsoft «Get the facts» contre Linux ?

Alors tu aimeras certainement la campagne «Understand the facts» de la société Arm contre Risc-V ;)

Risc-V est un set d'instructions libre pour processeur appelé aussi ISA (Instruction Set Architecture).

C'est la base d'un processeur, ce qui est nécessaire au compilateur pour générer un exécutable. À partir de ce set d'instructions, un concepteur de silicium / designer fpga peut créer un cœur (…)

Journal Risc-V est prêt pour le desktop™ !

Posté par  (site web personnel, Mastodon) . Licence CC By‑SA.
Étiquettes :
46
28
sept.
2018

Cher journal,

Savais tu que le set d'instructions libre Risc-V promu par ARM est désormais desktop ready™ ?

En effet, c'est WesternDigital qui vient de publier un tutoriel pour compiler la meilleur suite de logiciels connue pour le desktop : Fedora Gnome !
Le tuto cible un processeur U540 (4 cœurs 64bits U54 et 1 cœur E51) produit par SiFive. Si tu es pauvre tu pourras faire tourner cet OS desktop-ready avec Qemu.

Mais si tu es riche tu pourras (…)

Journal Le retour du RiscPC ?

Posté par  (site web personnel, Mastodon) . Licence CC By‑SA.
Étiquettes :
39
29
oct.
2020

Cher journal,

Toi qui est un vieux comme moi et qui a connu la grand époque du journal «login:». Tu as sans doute entendu parler de ce fameux «RISC-PC» qui devait être une révolution car non basé sur un processeur x86.

Le RiscPC était fabriqué par la société britannique Acorn, qui est en fait une partie de la société ARM (Acorn Risc Machine !). Et le processeur utilisé était bien sûr (…)

Journal Premiers pas sur l'architecture RISC-V avec la carte HiFive1

Posté par  (site web personnel) . Licence CC By‑SA.
Étiquettes :
39
3
juin
2020

Une révolution, tout simplement. Depuis que je travaille dans le domaine embarqué, j'ai connu quelques changements intéressants avec notamment l'arrivée de l'architecture Cortex-M, mais là, c'est un cran au-dessus. Une architecture de microcontrôleur Open Source, j'en ai rêvé, maintenant elle existe.

Rappel sur les microcontrôleurs

Petite piqûre de rappel : les microcontrôleurs sont de très petits processeurs équipés de périphériques pour contrôler le monde extérieur au composant : des actionneurs ou des capteurs. De plus, ces composants disposent de leur (…)

Journal RISC-V désormais officiellement dans Debian

Posté par  (site web personnel, Mastodon) . Licence CC By‑SA.
Étiquettes :
34
23
juil.
2023

L'architecture ouverte RISC-V rejoint désormais la liste des architectures officiellement gérées par Debian. Ne vous précipitez pas, toutefois, il faut maintenant importer tous les paquetages (dpkg est déjà arrivé), bâtir les images d'installation, etc, ça va prendre un peu de temps.

Journal Prise en main de la carte Longan Nano RISC-V de Sipeed

Posté par  (site web personnel) . Licence CC By‑SA.
Étiquettes :
34
23
déc.
2020

Nous avons déjà parlé du RISC-V dans un article précédent avec la carte HiFive dotée d'un microcontrôleur pas si intéressant. Celui présenté cette fois-ci semble beaucoup plus standard : il fait le plein de périphériques et de mémoire Flash embarquée.

Présentation de l'architecture du RISC-V

Nous avons déjà un peu présenté l'historique du RISC V dans l'article précédent. Essayons maintenant de découvrir le modèle de programmation ; cela nous servira plus tard lors de débogages et développement bas niveau.

La (…)

Journal HiFive1: Un Arduino à 320Mhz entièrement libre pour 2017

Posté par  (site web personnel, Mastodon) . Licence CC By‑SA.
Étiquettes :
31
29
nov.
2016

À l'heure où j'écris ces lignes a lieu le 5 ème workshop sur jeux d'instruction libre (ISA Risc-V au campus google à Mountain View.

Et c'est à cette occasion qu'est présenté la carte HiFive1 composée d'un microcontrôleur Freedom Everywhere 310 (FE310) à cœur SiFive (utilisant le jeux d'instructions Risc-V). Une carte compatible Arduino mais 10 fois plus puissante et entièrement libre, jusqu'au silicium.

La description hardware en Chisel/Verilog est disponible sur github et il est possible de simuler intégralement le (…)

Journal Un RISC-V sous Linux pour $12.50

Posté par  (site web personnel, Mastodon) . Licence CC By‑SA.
Étiquettes :
29
9
nov.
2020

Cher journal,

On continue dans la montée en puissance du jeu d'instructions initié à Berkeley (mais dont la fondation est désormais hébergée en suisse) avec un processeur qui nous viens de Chine : le XuanTie C906.

C'est la société Sipeed (spécialisé dans les kit de développement et autres module à base de puces chinoises) qui l'a annoncé sur le silo social «twitter».

Difficile d'avoir plus d'info que ce piaillement. Le site chinois du constructeur t-head est un peu (…)

Journal NaxRiscv, un CPU rapide open source

Posté par  (site web personnel) . Licence CC By‑SA.
Étiquettes :
28
4
jan.
2024

En parcourant le journal sur le 37C3, sur les conférences du Chaos Computer Club Allemand, je suis tombé sur la présentation d'un CPU open source, le NaxRiscv.

Pour ceux qui se souviennent, c'était le rêve d'un groupe d'illuminé autour du F-cpu dans les années 2000.

Le NaxRiscv est donc un CPU RISC-V out-of-order. Il exécute maximum 3 instructions à la volée ce qui permet d'être plus rapide qu'un ARM M4 à fréquence égale.

Ce CPU est écrit non pas (…)