Génial, j'en rêve depuis 10 ans maintenant. J'ai même un blog pour parler de ça.
Je me pose une question par contre:
Pourquoi réinventer la roue avec OFP ?
Pourquoi ne pas intégrer le FPGA au projet SymbiFlow ?
SymbiFlow est déjà un outils fonctionnel pour les ice40, ecp5 et même pour la série 7 de Xilinx. Pourquoi ne pas mutualiser les efforts et faire émerger un standard ?
Je découvre le concept qui est tout simplement génial (bon un truc de vieux certes ;)
Est-ce que quelqu'un sais s'il y a des tentatives de fabrication de console «réel» supportant ces jeux ?
Risc-V ne va pas vraiment s'attaquer au marché des gros serveurs dans lequel IBM s'est spécialisé.
L'objectif de RISC-V est d'être une ISA couvrant tout le panel des microprocesseurs 32bits/64bits.
Donc le but est aussi d'aller titiller le marché des gros serveurs.
C'est juste que pour l'instant les extensions vectorielles sont à l'état de brouillon et que la gravure en 7nm coûte un certain prix …
C'est intéressant, ça se programme sous Linux d'après ce qu'ils mettent.
Yèp
Cependant il faut les logiciels "Efinity IDE with Verilog HDL" qui sont eux payant et excessivement cher à ma connaissance (peut-être existe t'il une version démo/étudiante?)…
Je ne connais pas le prix de la version «commerciale» par contre ils donnent une version si tu as un kit de développement. Et ce kit entre bien dans la catégorie. Le type me l'a assuré.
C'est assez classique «dans le milieu» : pour les petits FPGA une version gratuite de l'IDE est fournie.
J'aurais aimé une compatibilité "native" (disons garantie) GHDL.
Alors, GHDL est un «logiciel» (plutôt un compilateur mais passons) de simulation pour le langage VHDL.
En ce qui concerne le VHDL, il est bien supporté par leur logiciel. En tout cas il apparait bien dans les menus de configuration de l'IDE.
Pour celles et ceux qui voudraient aller plus loin dans le sujet, je vous recommande chaudement sa conférence à l'ORConf de 2017 (OpenRisc Conference):
Ok, je note pour la prochaine fois. Y a-t-il moyen de préciser le message d'erreur pour dire «lien trop long» plutôt que «une erreur s'est produite.» ?
Qui a dit qu'open-source signifiait gratuit ? Et à 20k$ t'iras pas pinailler sur les frais de ports je pense ;)
Plus sérieusement, les 20k$ se sont surtout des frais d'init. Si on en produit 1 millions ça sera moins cher que 1€ l'unité (en fonction de la surface utilisée à 180nm tout de même).
Ce circuit n'est pas un ASIC (Application Specific Integrated Circuit) mais plutôt un ASSP (Application Specific Standard Product)
C'est du pinaillage de haut vol ;) Il n'y a déjà pas grand monde à comprendre ce que c'est qu'un ASIC mais si en plus on fait la différence entre ASIC et ASSP on risque de perdre tout le monde.
Maintenant, le fait que ce soit un cœur Risc-V est un réel pas en direction de l'open-hardware.
Yèp.
Il ne reste qu'à le monter sur une carte au format Arduino et à l'intégrer dans l'IDE du même nom. À quand le financement participatif ?
J'attends avec impatience le lancement d'une telle campagne de financement ;)
Un ASIC sera plus performant niveau consommation électrique et fréquence d'horloge (modulo la finesse de gravure). De plus il faudra moins de silicium pour réaliser la fonction (puisque seul les fonctions utilisé sont «gravé»).
Je suis impatient de développer avec et pour le Raven! Je vois qu'il existe déjà une chaîne de développement pour GCC, basés sur Risc-V RV32! D'après la page sur Github, je ne devine la présence que d'un seul timer, est-ce correct? Ou bien en possède-t-il d'autres?
C'est pas sûr qu'il y ait une production de masse. Le but du Raven est surtout de faire la pub de la plate-forme de développement collaboratif eFabless.
Mais s'il est possible d'avoir un chip, je suis également impatient de pouvoir jouer avec ;)
[^] # Re: Belle idée
Posté par martoni (site web personnel, Mastodon) . En réponse à la dépêche k1g1 : le premier FPGA Libre…. Évalué à 5. Dernière modification le 06 novembre 2019 à 09:17.
Ça n'est plus vrai depuis Icestorm. Deux FPGA ont été complètement «ouvert»:
- le ice40
- l'ECP5
Et une série est bien avancée : La série 7 de xilinx.
J'ai plus qu'une balle
[^] # Re: Archipelago
Posté par martoni (site web personnel, Mastodon) . En réponse au journal k1g1 : le premier FPGA Libre…. Évalué à 9.
C'est l'avantage de publier ce genre d'article sur Linuxfr, on apprends souvent plein de trucs dans le commentaires ;)
J'ai plus qu'une balle
[^] # Re: pourquoi pas SymbiFlow ?
Posté par martoni (site web personnel, Mastodon) . En réponse au journal k1g1 : le premier FPGA Libre…. Évalué à 6.
Je me répond tout seul : OFP est un outils pour générer le FPGA. SymbiFlow est un outils pour synthétiser (placement, routage, bitstream …) sur FPGA.
J'ai plus qu'une balle
[^] # Re: chip de test
Posté par martoni (site web personnel, Mastodon) . En réponse au journal k1g1 : le premier FPGA Libre…. Évalué à 2.
Avec RiscV on devrait pouvoir faire ce genre de truc. Vu que les extensions «customs» sont prévues dans le jeux d'instruction.
J'ai plus qu'une balle
# pourquoi pas SymbiFlow ?
Posté par martoni (site web personnel, Mastodon) . En réponse au journal k1g1 : le premier FPGA Libre…. Évalué à 6.
Génial, j'en rêve depuis 10 ans maintenant. J'ai même un blog pour parler de ça.
Je me pose une question par contre:
Pourquoi réinventer la roue avec OFP ?
Pourquoi ne pas intégrer le FPGA au projet SymbiFlow ?
SymbiFlow est déjà un outils fonctionnel pour les ice40, ecp5 et même pour la série 7 de Xilinx. Pourquoi ne pas mutualiser les efforts et faire émerger un standard ?
J'ai plus qu'une balle
# Archipelago
Posté par martoni (site web personnel, Mastodon) . En réponse au journal k1g1 : le premier FPGA Libre…. Évalué à 6.
À ma connaissance il y avait archipelago, mais c'est un FPGA virtuel.
J'ai plus qu'une balle
# On vote ?
Posté par martoni (site web personnel, Mastodon) . En réponse au journal Notifications d'hébergements pour le Hellfest en Rust. Évalué à 6.
Non tu ne bluff pas
J'ai plus qu'une balle
[^] # Re: ORConf 2019
Posté par martoni (site web personnel, Mastodon) . En réponse à la dépêche Agenda du Libre pour la semaine 39 de l’année 2019. Évalué à 3.
Ha ok.
La prochaine fois je ferais ;)
J'ai plus qu'une balle
# ORConf 2019
Posté par martoni (site web personnel, Mastodon) . En réponse à la dépêche Agenda du Libre pour la semaine 39 de l’année 2019. Évalué à 3.
Je pense que la conférence OpenRisc ORConf2019 qui a lieu à l'enseirb-matmeca de Bordeaux doit pouvoir rentrer dans les critère de l'agenda non ?
https://orconf.org/
Bon c'est vrai que c'est assez technique, mais ça parle de logiciels libre et d'électronique libre quand même.
J'ai plus qu'une balle
# Génial !
Posté par martoni (site web personnel, Mastodon) . En réponse à la dépêche PICO-8, TIC-80 et les consoles imaginaires. Évalué à 3.
Je découvre le concept qui est tout simplement génial (bon un truc de vieux certes ;)
Est-ce que quelqu'un sais s'il y a des tentatives de fabrication de console «réel» supportant ces jeux ?
J'ai plus qu'une balle
[^] # Re: Lien trop long
Posté par martoni (site web personnel, Mastodon) . En réponse à l’entrée du suivi Impossible de soumettre une nouvelle dépêche. Évalué à 2 (+0/-0).
Merci ;)
J'ai plus qu'une balle
# Saisonnalité du Java et du C++
Posté par martoni (site web personnel, Mastodon) . En réponse à la dépêche Python pour la rentrée 2019 — partie 1 ― Popularité. Évalué à 5.
C'est marrant cette saisonnalité du Java et du C++ dans le premier graphe.
Quelqu'un sais quelle peut en être la cause ? Est-ce que ça ne serait pas des langages «scolaire» par exemple ?
J'ai plus qu'une balle
[^] # Re: Système similaire en France?
Posté par martoni (site web personnel, Mastodon) . En réponse à la dépêche Se former à Linux en promotion sociale en 2019-2020. Évalué à 7.
Y a pas le CNAM, le CNED ou l'Université Populaire par exemple ?
Le tout pouvant être financé par le compte personnel de formation.
J'ai plus qu'une balle
[^] # Re: que maintenant ?
Posté par martoni (site web personnel, Mastodon) . En réponse au journal L’architecture POWER se libère. Évalué à 5.
L'objectif de RISC-V est d'être une ISA couvrant tout le panel des microprocesseurs 32bits/64bits.
Donc le but est aussi d'aller titiller le marché des gros serveurs.
C'est juste que pour l'instant les extensions vectorielles sont à l'état de brouillon et que la gravure en 7nm coûte un certain prix …
J'ai plus qu'une balle
[^] # Re: Chouette un nouveau jouet !
Posté par martoni (site web personnel, Mastodon) . En réponse au journal FireAnt : Un kit FPGA à moins de $30 avec un nouveau venu dans le domaine du FPGA. Évalué à 6.
Ils mettent un exemple sur la page du projet pour faire un filtre vidéo (sobel) pour détecter les contours d'une image en temps réel :
https://www.crowdsupply.com/xips-technology/fireant/updates/awesome-sobel-filter-demo-with-fireant
Je ne suis pas sur que tu puisses faire ça avec un micro (en tout cas un microcontrôleur «low-cost»).
J'ai plus qu'une balle
[^] # Re: Ok Linux, mais GHDL?
Posté par martoni (site web personnel, Mastodon) . En réponse au journal FireAnt : Un kit FPGA à moins de $30 avec un nouveau venu dans le domaine du FPGA. Évalué à 5. Dernière modification le 06 août 2019 à 07:40.
Yèp
Je ne connais pas le prix de la version «commerciale» par contre ils donnent une version si tu as un kit de développement. Et ce kit entre bien dans la catégorie. Le type me l'a assuré.
C'est assez classique «dans le milieu» : pour les petits FPGA une version gratuite de l'IDE est fournie.
Alors, GHDL est un «logiciel» (plutôt un compilateur mais passons) de simulation pour le langage VHDL.
En ce qui concerne le VHDL, il est bien supporté par leur logiciel. En tout cas il apparait bien dans les menus de configuration de l'IDE.
J'ai plus qu'une balle
[^] # Re: Vidéo de conférence
Posté par martoni (site web personnel, Mastodon) . En réponse à la dépêche Un ASIC conçu intégralement avec des logiciels libres. Évalué à 2.
Il y a cette présentation également.
J'ai plus qu'une balle
# Vidéo de conférence
Posté par martoni (site web personnel, Mastodon) . En réponse à la dépêche Un ASIC conçu intégralement avec des logiciels libres. Évalué à 2.
Pour celles et ceux qui voudraient aller plus loin dans le sujet, je vous recommande chaudement sa conférence à l'ORConf de 2017 (OpenRisc Conference):
J'ai plus qu'une balle
[^] # Re: Lien trop long
Posté par martoni (site web personnel, Mastodon) . En réponse à l’entrée du suivi Impossible de soumettre une nouvelle dépêche. Évalué à 2 (+0/-0).
Je viens de voir cette réponse.
Ok, je note pour la prochaine fois. Y a-t-il moyen de préciser le message d'erreur pour dire «lien trop long» plutôt que «une erreur s'est produite.» ?
Merci.
J'ai plus qu'une balle
[^] # Re: Plugin Libreoffice
Posté par martoni (site web personnel, Mastodon) . En réponse à la dépêche WaveDrom. Évalué à 3.
Ça y est j'ai trouvé la solution pour intégrer wavedrom à un document libreoffice.
Sans même avoir à écrire d'extension.
J'ai plus qu'une balle
[^] # Re: Détail de terminologie
Posté par martoni (site web personnel, Mastodon) . En réponse à la dépêche Un ASIC conçu intégralement avec des logiciels libres. Évalué à 3.
Qui a dit qu'open-source signifiait gratuit ? Et à 20k$ t'iras pas pinailler sur les frais de ports je pense ;)
Plus sérieusement, les 20k$ se sont surtout des frais d'init. Si on en produit 1 millions ça sera moins cher que 1€ l'unité (en fonction de la surface utilisée à 180nm tout de même).
J'ai plus qu'une balle
[^] # Re: Détail de terminologie
Posté par martoni (site web personnel, Mastodon) . En réponse à la dépêche Un ASIC conçu intégralement avec des logiciels libres. Évalué à 2.
C'est du pinaillage de haut vol ;) Il n'y a déjà pas grand monde à comprendre ce que c'est qu'un ASIC mais si en plus on fait la différence entre ASIC et ASSP on risque de perdre tout le monde.
Yèp.
J'attends avec impatience le lancement d'une telle campagne de financement ;)
J'ai plus qu'une balle
[^] # Re: Avantages de l'ASIC
Posté par martoni (site web personnel, Mastodon) . En réponse à la dépêche Un ASIC conçu intégralement avec des logiciels libres. Évalué à 6.
C'est exactement ça 2PetitsVerres.
Un ASIC sera plus performant niveau consommation électrique et fréquence d'horloge (modulo la finesse de gravure). De plus il faudra moins de silicium pour réaliser la fonction (puisque seul les fonctions utilisé sont «gravé»).
J'ai plus qu'une balle
[^] # Re: Comme dirait Dave Jones...
Posté par martoni (site web personnel, Mastodon) . En réponse à la dépêche Un ASIC conçu intégralement avec des logiciels libres. Évalué à 8.
C'est pas sûr qu'il y ait une production de masse. Le but du Raven est surtout de faire la pub de la plate-forme de développement collaboratif eFabless.
Mais s'il est possible d'avoir un chip, je suis également impatient de pouvoir jouer avec ;)
J'ai plus qu'une balle
[^] # Re: Plugin Libreoffice
Posté par martoni (site web personnel, Mastodon) . En réponse à la dépêche WaveDrom. Évalué à 4.
Ça n'est pas ma question, j'aime bien wavedrom et je voudrais pouvoir m'en servir directement dans mes documents Libreoffice.
J'ai plus qu'une balle