Sortie de GHDL version 1.0.0

Posté par  (site Web personnel) . Édité par palm123, Yves Bourguignon, YMZ, Benoît Sibaud et Ysabeau. Modéré par ted. Licence CC By‑SA.
Étiquettes :
26
6
fév.
2021
Matériel

GHDL est un logiciel écrit en Ada permettant de faire l'analyse, la compilation, la simulation ainsi que la synthèse du VHDL. Le VHDL, quant à lui, est un langage de description matériel très utilisé dans le développement sur FPGA ou ASIC. À l'origine, GHDL est un « side-project » de Tristan Gingold lui permettant de se faire la main avec Ada.

GHDL est devenu l'outil indispensable pour faire de la simulation VHDL aujourd'hui. Après presque 20 ans de développement, voici que sort en version 1.0.0 le logiciel de simulation VHDL nommé GHDL. En prime, GHDL s'offre un nouveau logo:

logo GHDL

Portage de TapTempo en VHDL

Posté par  (site Web personnel) . Édité par Christophe ---, palm123, Claude SIMON, Ysabeau, Pierre Jarillon, tisaac, BAud et Nils Ratusznik. Modéré par Ysabeau. Licence CC By‑SA.
Étiquettes :
39
17
déc.
2020
Matériel

Ayant préparé tout le matériel pour faire du TapTempo en Verilog, il était trop tentant de réaliser la même chose en VHDL. L’occasion de se plonger dans ce langage de description matériel concurrent du Verilog.
L’occasion également de parler des avancées de GHDL, un simulateur libre du VHDL, et désormais également capable de faire la synthèse en conjonction avec Yosys.

Pour comprendre TapTempo dans la culture moulesque de LinuxFr.org, il est conseillé d’aller faire un petit tour sur la page wiki homonyme.

Journal Un RISC-V sous Linux pour $12.50

Posté par  (site Web personnel) . Licence CC By‑SA.
Étiquettes :
29
9
nov.
2020

Cher journal,

On continue dans la montée en puissance du jeu d'instructions initié à Berkeley (mais dont la fondation est désormais hébergée en suisse) avec un processeur qui nous viens de Chine : le XuanTie C906.

C'est la société Sipeed (spécialisé dans les kit de développement et autres module à base de puces chinoises) qui l'a annoncé sur le silo social «twitter».

Difficile d'avoir plus d'info que ce piaillement. Le site chinois du constructeur t-head est un peu (…)

Journal Le retour du RiscPC ?

Posté par  (site Web personnel) . Licence CC By‑SA.
39
29
oct.
2020

Cher journal,

Toi qui est un vieux comme moi et qui a connu la grand époque du journal «login:». Tu as sans doute entendu parler de ce fameux «RISC-PC» qui devait être une révolution car non basé sur un processeur x86.

Le RiscPC était fabriqué par la société britannique Acorn, qui est en fait une partie de la société ARM (Acorn Risc Machine !). Et le processeur utilisé était bien sûr (…)

TapTempo en Verilog

78
20
sept.
2020
Matériel

Le projet TapTempo semble faiblir depuis quelques mois maintenant. En panne de langage informatique pour en faire une dépêche ?

N. D. M. — TapTempo est un détecteur de tempol’utilisateur frappe une touche en cadence régulière et le programme en déduit le tempo correspondant. Il a été décliné en de multiples langages de programmation.

Laissez‑moi vous présenter un langage assez particulier puisqu’il ne sert pas à faire de la programmation. Ce langage permet de décrire le comportement numérique d’un composant électronique (on parle alors de langage de description de matériel — HDL) : le Verilog.

C’est aussi un langage utilisé pour faire de la synthèse numérique sur les circuits logiques programmables (FPGA). Dans cet exemple, nous utiliserons la carte de développement à bas coût ColorLight 5A‑75B.

Vue d’ensemble du montage TapTempo

CocoTB 1.4.0, la maturité

Posté par  (site Web personnel) . Édité par palm123, Davy Defaud et Nils Ratusznik. Modéré par Xavier Claude. Licence CC By‑SA.
Étiquettes :
26
17
juil.
2020
Matériel

C’est dans la soirée du 8 juillet que l’annonce est tombée : la version 1.4.0 de CocoTB est sortie. Cette nouvelle version est une belle évolution de Cocotb avec une bonne intégration dans le système de paquets de Python ainsi que l’abandon de la prise en charge de Python 2. On peut aujourd’hui dire que CocoTB est une alternative sérieuse pour écrire ses bancs de test HDL.

Journal Publicité télévisée pour les vélos interdite

Posté par  (site Web personnel) . Licence CC By‑SA.
Étiquettes :
55
10
juil.
2020

Cher journal,

Je suis vraiment content du travail de l'ARPP. En effet cet organisme qui donne un avis sur les publicité avant diffusion vient de censurer une publicité pour des vélos. En plus une marque étrangère.

Cette publicité est vraiment angoissante, surtout à destination des automobilistes. Et c'est vrai que les vélos qui tournent autour de mon gros diesel quand je vais chercher le pain m'angoissent (…)

Google libère les ASIC avec un PDK open source en 130 nm

Posté par  (site Web personnel) . Édité par BAud, Xavier Teyssier, Ysabeau et Davy Defaud. Modéré par Davy Defaud. Licence CC By‑SA.
45
5
juil.
2020
Matériel

La libération des FPGA s’accélère à grands pas, il devient presque difficile de suivre toutes les nouvelles sur le sujet. Mais les FPGA ne doivent pas nous faire oublier leurs grands frères que sont les ASIC.
Un FPGA est un composant ayant un silicium déjà « gravé » mais où il est possible de reconfigurer les connexions entre les éléments logiques à volonté. Dans le cas d’un ASIC, on va cette fois graver directement les transistors sur un silicium vierge et les relier via des couches métaliques une fois pour toutes. Il ne faut surtout pas se planter à l’étape de conception car on ne pourra pas modifier les interconnexions une fois la production lancée.

EOS S3, le bitstream libéré !

37
11
juin
2020
Matériel

Pour configurer les différentes connexions des blocs de logiques contenus dans un FPGA il faut lui fournir un fichier de configuration appelé « bitstream ». Quand on parle de libération des FPGA, on pense principalement à la publication de ces spécifications.
Jusqu’à présent, cette « libération » s’est faite, pour une poignée de FPGA (majoritairement Lattice), par ingénierie inverse. Donc jamais à l’initiative du constructeur, ce dernier n’ayant même pas toujours connaissance de projet d’ingénierie inverse à destination de ses produits. Et il faut aller fouiller dans d’obscurs fils Twitter et autre forums de bidouilleurs pour les découvrir.

Mais la libération s’accélère, et une petite société peu connue dans le monde du FPGA vient de lancer un produit basé sur des outils libres pour le développement : l’EOS S3.

Journal Lattice et l'open-source, la fin d'un rêve ?

43
5
juin
2020

Cher Journal.

Hier, David Shah, un des principaux développeur d'outils open source pour les FPGA (NextPnR, Trellis, prjoxide, ..) postait une citation de la nouvelle licence Lattice sur twitter:

Lattice interdit expressément de faire la rétroingénierie du format de ses fichiers de configuration appelé «bitstream».

L'ironie du sort c'est que cette nouvelle licence vient avec un SDK de développement basé massivement sur des logiciels libres et qui ne génère pas les fameux bitstream Lattice).

(…)

Journal Clavier orthogonal, clavier à une main, etc pourquoi rien ne change ?

Posté par  (site Web personnel) . Licence CC By‑SA.
33
8
mai
2020

Cher journal,

Il y a maintenant plus de 15 ans je m'étais lancé tête baissée dans l’apprentissage du Dvorak-fr puis du bépo quand il a été finalisé.
Je ne regrette pas, c'est vraiment confortable et je ne rencontre pas tellement de problème quelques soit l’environnement informatique que j'utilise.

Et même si ça fait beaucoup causer quand j'en parle à mon entourage, ça ne dérange personne dans la mesure ou ça n'est qu'une option. Et on peut repasser en mode touches (…)

Apicula : lancement de la libération du FPGA Gowin GW1N

Posté par  (site Web personnel) . Édité par BAud, Davy Defaud, zurvan, Ysabeau, Pierre Jarillon, theojouedubanjo et Benoît Sibaud. Modéré par Davy Defaud. Licence CC By‑SA.
Étiquettes :
18
14
mar.
2020
Matériel

Le lecteur assidu de LinuxFr.org sait déjà sans doute ce qu’est un FPGA. Rappelons‑en cependant brièvement la définition.

Les FPGA sont des composants constitués de « champs de portes programmables ». L’idée est de graver un certain nombre d’éléments logiques simples sous forme de matrice et de laisser au développeur le loisir de reconfigurer à l’infini les connexions entre ces portes. Une fois les connexions configurées, on se retrouve avec un composant numérique sur mesure qui ne ressemble à aucun composant disponible chez les fournisseurs classiques. C’est très pratique quand on a besoin d’architectures bâtardes, ou quand justement on développe un composant numérique : ça permet de reconfigurer à l’infini pour déverminer et évaluer les performances.

Pepijn de Vos a effectué un stage pour Symbiotic EDA. Et l’ingénierie inverse du GW1N était son sujet de stage. Il a rendu son rapport avant Noël sur GitHub et a publié le code source du projet Apicula.

Vous voulez en savoir plus, lisez la suite…

La libération des FPGA et des ASIC bien engagée pour 2020

Posté par  (site Web personnel) . Édité par Yves Bourguignon, BAud, Davy Defaud, Pierre Jarillon, gUI, ZeroHeure, Benoît Sibaud et Ysabeau. Modéré par ZeroHeure. Licence CC By‑SA.
Étiquettes :
69
20
jan.
2020
Matériel

En début d’année 2019 se posait la question de savoir si ce serait l’année de la libération des FPGA. En ce début d’année 2020, essayons de faire un bilan.

FPGA, ASIC, HDL, RISC‑Ⅴ et PCB sont les chapitres que nous allons découvrir dans la suite de cet article. Si vous connaissez déjà ces sigles et acronymes, vous allez adorer ; mais si vous ne les connaissez pas, c’est indispensable car ces vocables sont à la base de la culture universelle de notre siècle.

Nous sommes actuellement arrivés à un moment clé pour le matériel informatique. Il en est au même point que le logiciel libre en était en 2000, quand il est devenu mature. Le mouvement est lancé et les projets deviennent utilisables. On ne rêve plus…

Journal Un RISC-V sous Linux abordable grâce au Kendryte K210 et Western Digital

Posté par  (site Web personnel) . Licence CC By‑SA.
Étiquettes :
28
3
déc.
2019

Cher journal,

Je t'avais déjà dit que RISCV était desktop-ready grâce au travail de Western Digital sur la carte HiFive Unleashed.
Mais tu trouvais sans doute qu'un «pc» à plus de 3000€ c'était un peu cher.

Du coup tu seras sans doute ravi d'apprendre que Western Digital remet le couvert avec le portage de Linux (+Busybox) sur un petit processeur (très gros microcontrôleur) chinois -> le kendryte K210.

Pour cela, Western Digital a utilisé le kit Maix Go (…)