Premiers pas avec la carte Visionfive 2

Posté par  . Édité par BAud, palm123, Yves Bourguignon et Ysabeau 🧶. Modéré par Ysabeau 🧶. Licence CC By‑SA.
Étiquettes :
63
22
mai
2023
Matériel

Depuis plusieurs années déjà, diverses cartes permettent de tester l’architecture RISC-V. J’ai longuement hésité à sauter le pas jusqu’à l’arrivée de la Visionfive2 et de la Star64, toute deux conçues à partir du même SOC. Après quelques expérimentations, voici mes premières impressions…

Journal Une nouvelle carte à processeur RISC-V : la Star64

Posté par  (site web personnel, Mastodon) . Licence CC By‑SA.
Étiquettes :
92
30
avr.
2023

Vous le savez, le projet de processeur à jeu d'instructions libre RISC-V ne date pas d'aujourd'hui. Mais, pendant longtemps, il n'y avait pas de moyen facile d'expérimenter avec un tel processeur, en général présent dans de l'embarqué plus ou moins clos ou dans des systèmes peu pratiques pour la programmation, genre tablettes. Les développeur·ses devaient donc se contenter de QEMU ou autre émulateur. Les choses changent et on voit maintenant apparaitre des cartes portant un processeur RISC-V, à un prix (…)

CLEAR, production du premier microcontrôleur avec un eFPGA avec code source disponible

Posté par  (site web personnel, Mastodon) . Édité par BAud, Benoît Sibaud, Xavier Teyssier, palm123, theojouedubanjo, Yves Bourguignon, volts, cg, Nicolas Boulay, xdelatour et Ysabeau 🧶. Modéré par Pierre Jarillon. Licence CC By‑SA.
Étiquettes :
57
16
fév.
2022
Matériel

CLEAR est un microcontrôleur RISC-V (VexRISCV) muni d’un eFPGA gravé en 130 nm et produit avec le programme chipignite de la société de production d'ASIC Efabless. La totalité du « dossier de fabrication » du composant est publiée (licences MIT, Apache 2.0 et d'autres moins non libres).