Journal Sifive Hifive 1 revision B - Présentation de la carte - episode 1

Posté par  . Licence CC By‑SA.
Étiquettes :
14
28
juil.
2020

Salut,

J'ai récemment acquis une carte de développement Sifive Hifive 1 rev B, dont la principale motivation était de faire joujou avec la fameuse architecture de jeu d'instructions libres RISC-V. \O/

J'ai pris cette carte car c'était celle dans les premiers prix à 80 €, bien plus abordable que la carte Sifive HiFive Unleashed.

Alors qu'est ce qu'on a dessus :

  • un microcontrôleur (FE310-G002) avec son coeur E31 utilisant l'architecture de jeu d'instructions RISC-V
  • du (…)

Journal Premiers pas sur l'architecture RISC-V avec la carte HiFive1

Posté par  . Licence CC By‑SA.
Étiquettes :
38
3
juin
2020

Une révolution, tout simplement. Depuis que je travaille dans le domaine embarqué, j'ai connu quelques changements intéressants avec notamment l'arrivée de l'architecture Cortex-M, mais là, c'est un cran au-dessus. Une architecture de microcontrôleur Open Source, j'en ai rêvé, maintenant elle existe.

Rappel sur les microcontrôleurs

Petite piqûre de rappel : les microcontrôleurs sont de très petits processeurs équipés de périphériques pour contrôler le monde extérieur au composant : des actionneurs ou des capteurs. De plus, ces composants disposent de leur (…)

Journal Un RISC-V sous Linux abordable grâce au Kendryte K210 et Western Digital

Posté par  (site Web personnel) . Licence CC By‑SA.
Étiquettes :
29
3
déc.
2019

Cher journal,

Je t'avais déjà dit que RISCV était desktop-ready grâce au travail de Western Digital sur la carte HiFive Unleashed.
Mais tu trouvais sans doute qu'un «pc» à plus de 3000€ c'était un peu cher.

Du coup tu seras sans doute ravi d'apprendre que Western Digital remet le couvert avec le portage de Linux (+Busybox) sur un petit processeur (très gros microcontrôleur) chinois -> le kendryte K210.

Pour cela, Western Digital a utilisé le kit Maix Go (…)

Journal L’architecture POWER se libère

16
24
août
2019

Cher journal,

Décidément, la montée en puissance de RISC-V n’en finit pas de faire bouger les lignes.
Après la libération du jeu d’instructions MIPS, c’est maintenant IBM qui libère son jeu d’instructions POWER.

La fondation OpenPOWER ISA se charge de la promotion de ce jeu d’instructions.

Journal Raspberry-Pi entre dans la fondation Risc-V

Posté par  (site Web personnel) . Licence CC By‑SA.
Étiquettes :
15
9
jan.
2019

Cher journal,

Pour faire suite à la dépêche sur l'année de la libération des microprocesseurs, voici une nouvelle petite information concernant le jeux d'instructions libre RISC-V : Raspberry-Pi entre dans la fondation RISC-V.

La prochaine raspberry-pi sera-t-elle à base de Risc-V ?

Voila une info qui boostera peut-être la liberté des processeurs. Peut-être que l'année 2019 sera celle du RISC-V sur le desktop, à moins que ça soit dans le salon car on voit plus souvent la (…)

2018, l’année de la libération des processeurs ?

Posté par  (site Web personnel) . Édité par palm123, tankey, Davy Defaud et Benoît Sibaud. Modéré par Benoît Sibaud. Licence CC By‑SA.
Étiquettes :
71
23
déc.
2018
Matériel

2018 aura été l’année du RISC-V. Ce jeu d’instructions libre existait bien sûr avant 2018, puisqu’il a été créé en 2010, mais c’est véritablement en 2018 qu’il aura pris son envol.

Entendons‐nous bien, le RISC-V, pour Reduced Instructions Set Computing version V, n’est pas un microprocesseur. C’est une définition du jeu d’instructions ainsi que des registres internes du processeur. Bref, cela doit être vu comme une standardisation open‐source du langage d’un processeur. Libre aux fondeurs de développer leurs architectures de processeur compatible RISC-V. Il définit les instructions assembleur et leurs formats (codage) mais il ne définit pas le nombre d’étages de pipelines, comment est gérée la prédiction de branche ni le format de bus de données et d’instructions. Tout cela relève de l’implémentation.

Journal Thales rejoint la fondation RISC-V pour participer à la sécurisation des uProcesseurs open source

Posté par  . Licence CC By‑SA.
Étiquettes :
21
27
nov.
2018

Vu initialement sur ElectroniqueS, la publication de cette information sur le site de Thales

Je me cantonnerai uniquement aux systèmes embarqués.

1) Il me semble que c'est un message très positif pour la fondation RISC-V et je souhaite que celà permettra d'inciter d'autres entreprises à participer à l'effort du partage de la connaissance et surtout à participer financièrement aux développements qu'elles utilisent. En effet, c'est une constatation de la mauvaise pratique de certaines entreprises (toutes tailles confondues) qui (…)

Journal Risc-V est prêt pour le desktop™ !

Posté par  (site Web personnel) . Licence CC By‑SA.
46
28
sept.
2018

Cher journal,

Savais tu que le set d'instructions libre Risc-V promu par ARM est désormais desktop ready™ ?

En effet, c'est WesternDigital qui vient de publier un tutoriel pour compiler la meilleur suite de logiciels connue pour le desktop : Fedora Gnome !
Le tuto cible un processeur U540 (4 cœurs 64bits U54 et 1 cœur E51) produit par SiFive. Si tu es pauvre tu pourras faire tourner cet OS desktop-ready avec Qemu.

Mais si tu es riche tu pourras (…)

Journal «Understand the fact» la campagne de Arm contre le set d'instructions libre Risc-V

Posté par  (site Web personnel) . Licence CC By‑SA.
Étiquettes :
50
10
juil.
2018

Cher journal,

As-tu aimé la campagne de microsoft «Get the facts» contre Linux ?

Alors tu aimeras certainement la campagne «Understand the facts» de la société Arm contre Risc-V ;)

Risc-V est un set d'instructions libre pour processeur appelé aussi ISA (Instruction Set Architecture).

C'est la base d'un processeur, ce qui est nécessaire au compilateur pour générer un exécutable. À partir de ce set d'instructions, un concepteur de silicium / designer fpga peut créer un cœur (…)

Journal Après le kit HiFive, QWERTY Embedded Design propose un nouveau kit lowcost : LoFive

Posté par  (site Web personnel) . Licence CC By‑SA.
12
21
sept.
2017

Dans un premier journal, je vous avais parlé du kit de développement HiFive permettant de développer sur le microcontrôleur libre E310 et compatible avec la chaîne de développement arduino. Une petite société (QWERTY Embedded Design) avait lancé un financement «participatif» pour produire un kit compatible arduino basé sur ce processeur.

La production de ce premier batch s'étant bien déroulée, la société a lancé un autre module plus petit basé sur ce même processeur.

Le module minimaliste (25$) permet tout (…)

Journal Free Hardware Design, pour que le débat continue et que les initiatives se multiplient !

Posté par  . Licence CC By‑SA.
14
19
juil.
2017

Des articles publiés sur linuxfr.org m'ont particulièrement intéressé ces derniers temps :

https://linuxfr.org/news/un-pas-en-avant-pour-les-serveurs-libres-le-projet-nerf
https://linuxfr.org/news/le-logiciel-libre-au-dela-de-x86 (2016)

et pas mal d'articles avec les mots clefs openhardware, coreboot, libreboot, replicant, opencores, librecores, risc-v… Ils complètent parfaitement les articles sur la thématique de la décentralisation et de l'autohébergement. Car sauver Internet d'un avenir sombre nécessite également un peu d'autonomie au niveau du hardware.

Je suis bien content que certains débats sur "Qu'est-ce que le hardware libre ?" ou "Qu'est ce que la frontière hard/soft ?" aient (…)

Journal HiFive1: Un Arduino à 320Mhz entièrement libre pour 2017

Posté par  (site Web personnel) . Licence CC By‑SA.
31
29
nov.
2016

À l'heure où j'écris ces lignes a lieu le 5 ème workshop sur jeux d'instruction libre (ISA Risc-V au campus google à Mountain View.

Et c'est à cette occasion qu'est présenté la carte HiFive1 composée d'un microcontrôleur Freedom Everywhere 310 (FE310) à cœur SiFive (utilisant le jeux d'instructions Risc-V). Une carte compatible Arduino mais 10 fois plus puissante et entièrement libre, jusqu'au silicium.

La description hardware en Chisel/Verilog est disponible sur github et il est possible de simuler intégralement le (…)

Journal OPEN-V : premier microcontrôleur libre ?

21
24
nov.
2016

Suite à une entrée sur le blog hackaday.com, j'ai découvert ce projet mené par une université Colombienne.
Les specs sont visibles sur la page de financement participatif : https://www.crowdsupply.com/onchip/open-v. En bref :
- 8 KB SRAM
- 160 MHz, architecture RISC-V
- SPI, I2C, SDIO, and JTAG
- ADC 10-bit et DAC 12-bit, maxi 10MS/s
- 16 GPIO
Bon, ça casse pas trois pattes à un canard… mais c'est libre. En tout cas pour l'instant. Il n'y a pas (…)