Linus Torvalds: comment éviter que RISC-V ne reproduise les erreurs du passé?

Posté par  (site web personnel) . Édité par Ysabeau 🧶 🧦. Modéré par Ysabeau 🧶 🧦. Licence CC By‑SA.
Étiquettes :
56
13
juil.
2024
Matériel

Lors de leur keynote à l'Open Source Summit 2024, Linus Torvalds et Dirk Hohndel ont échangé sur l’avenir des architectures matérielles libres, en particulier RISC-V. Linus, avec son franc-parler habituel, a partagé ses craintes et ses espoirs concernant l’évolution de RISC-V et le rôle crucial que peuvent jouer les communautés open source pour éviter les erreurs passées, notamment dans le développement des plateformes comme ARM et x86.

Linus estime qu’il existe un risque majeur que RISC-V répète les erreurs commises par les architectures précédentes, comme lorsqu’ARM est devenu une plateforme serveur et a ignoré en partie les leçons apprises lors du développement de l’architecture x86, notamment en matière de sécurité. Cependant, il reconnaît également que grâce à l’expérience accumulée, ces erreurs ont été corrigées plus rapidement. La question cruciale est à présent de savoir si RISC-V saura tirer parti de cette expérience collective pour éviter ces écueils ou s’il devra traverser les mêmes cycles d’apprentissage douloureux.

Journal Le RISC-V pour le Desktop, on en reparle ?

33
18
juin
2024

Cher journal,

Il y a quelques années on parlait ici de la monté du jeux d'instructions libre RISC-V.
Ledit jeux d'instructions se cantonnait encore aux microcontrôleurs et aux softcore sur FPGA.

Et bien c'est de l'histoire ancienne grâce au (à cause du ?) chinois spacemit. L'entreprise propose un SoC de 8 cœurs RISC-V 64bits muni du jeux d'instruction vectoriel.

Et nous ne sommes plus dans du vaporware puisque le SoC est intégré à l'ordinateur portable DC-ROMA de l'entreprise Deep (…)

Journal NaxRiscv, un CPU rapide open source

Posté par  (site web personnel) . Licence CC By‑SA.
28
4
jan.
2024

En parcourant le journal sur le 37C3, sur les conférences du Chaos Computer Club Allemand, je suis tombé sur la présentation d'un CPU open source, le NaxRiscv.

Pour ceux qui se souviennent, c'était le rêve d'un groupe d'illuminé autour du F-cpu dans les années 2000.

Le NaxRiscv est donc un CPU RISC-V out-of-order. Il exécute maximum 3 instructions à la volée ce qui permet d'être plus rapide qu'un ARM M4 à fréquence égale.

Ce CPU est écrit non pas (…)

Open Research Webinar Series du 7 novembre 2023 avec CryptPad et TRISTAN

Posté par  . Édité par Benoît Sibaud, Florent Zara et Nÿco. Modéré par Benoît Sibaud. Licence CC By‑SA.
Étiquettes :
7
19
oct.
2023
Technologie

Proposée et co-organisée par OW2 et la Fondation Eclipse depuis décembre 2020, la série de webinaires « Open Research Webinars » présente des innovations open source basées sur des technologies de pointe, qui contribuent à façonner l’avenir des logiciels open source et de l’industrie informatique.

Ces webinaires donnent la parole aux chercheurs développant des projets open source au sein des programmes européens de recherche financés par des fonds publics ou encore aux industriels exploitant des projets issus de la recherche. Le prochain webinaire a lieu le mardi 7 novembre 2023 de 16h à 17h. Toutes les présentations seront en anglais.

Programme du 7 novembre 2023 :

  • CryptPad : Suite office collaborative chiffrée de bout en bout, par David Benqué de XWiki ;
  • TRISTAN : Together for RISc-V Technology and ApplicatioNs, par Rob Wullems de NXP.

L’inscription est gratuite et obligatoire (le lien de connexion sera envoyé sur inscription).

Journal RISC-V désormais officiellement dans Debian

Posté par  (site web personnel, Mastodon) . Licence CC By‑SA.
Étiquettes :
35
23
juil.
2023

L'architecture ouverte RISC-V rejoint désormais la liste des architectures officiellement gérées par Debian. Ne vous précipitez pas, toutefois, il faut maintenant importer tous les paquetages (dpkg est déjà arrivé), bâtir les images d'installation, etc, ça va prendre un peu de temps.

AltairX : le processeur du futur ?

82
21
juin
2023
Matériel

Kannagi, récemment interrogé sur son SDK pour Neo Geo, travaille sur un nouveau concept de processeur : l’AltairX a pour but de concilier au maximum coût, facilité de conception et performance.

C’est un processeur VLIW, ce qui veut dire que c’est le compilateur qui a en charge une bonne partie de l’optimisation, ce qui permet une conception plus facile avec moins de transistors qu’un processeur classique.

Un émulateur et un désassembleur Risc-V , couteaux suisses du hacker

Posté par  . Édité par Nils Ratusznik et Julien Jorge. Modéré par bobble bubble. Licence CC By‑SA.
22
13
juin
2023
Matériel

Puisque le sujet des processeurs a été récemment abordé avec une belle critique du Risc-V, voici deux outils pour s'amuser avec l'assembleur du processeur Risc-V sans s'inscrire sur une liste d'attente pour s'en procurer un.

rv, un émulateur Risc-V en C89

rv est le petit défi personnel de l'auteur qui voulait éprouver son C89. En 600 lignes de code il vous propose un émulateur un peu rustique mais fonctionnel. Si vous ne comprenez pas pourquoi c'est du C89, le Readme est éclairant, et si vous critiquez tous les défauts du C89 le Readme est d'accord avec vous.

RISC-V dissassembler, un désassembleur pour compléter rv

Indispensable pour compléter l'émulateur, voici le désassembleur de poche. Rustique et minimaliste comme il se doit. L'auteur vient de proposer ses services à l'auteur de rv sur Hacker News : les deux projets pourraient s'unir. Affaire à suivre.