Sortie de la version 0.10 de Yosys

Posté par  (site Web personnel) . Édité par palm123, Benoît Sibaud, Pierre Jarillon et Nicolas Boulay. Modéré par patrick_g. Licence CC By‑SA.
42
4
oct.
2021
Matériel

Yosys est devenu le pivot opensource du développement des circuits intégrés FPGA et ASIC.

Le 27 septembre 2021 a été publiée la nouvelle version 0.10 de Yosys sur l’hébergeur de gestionnaire de versions GitHub.
Cette sortie tardive (la 0.9 date de 2019) est l’occasion de parler de ce logiciel libre de synthèse Verilog, pivot de la libération des FPGA (et des ASIC). Plutôt que de simplement présenter les changements nous allons présenter le logiciel et le principe de la synthèse «RTL».

Forum Programmation.autre Algèbre de Bool, cherche cours/doc/mooc/tuto whatever

Posté par  . Licence CC By‑SA.
Étiquettes :
0
7
juin
2021

Coucou !

Je suis nul en algèbre Bool, les 3 cours que j'ai pu avoir sur son introduction sont bien loin aujourd'hui, et j'ai besoin d'en connaitre plus.

Donc si quelqu'un à des conseils à me donner pour passer de gros noob à guru méditant dans des délais raisonnables, je lui construit une table de vérité en bois d'arbre pour sa salle à manger, aves ses rallonges =D

Par avance tous mes remerciements distingués.

Google libère les ASIC avec un PDK open source en 130 nm

Posté par  (site Web personnel) . Édité par BAud, Xavier Teyssier, Ysabeau et Davy Defaud. Modéré par Davy Defaud. Licence CC By‑SA.
45
5
juil.
2020
Matériel

La libération des FPGA s’accélère à grands pas, il devient presque difficile de suivre toutes les nouvelles sur le sujet. Mais les FPGA ne doivent pas nous faire oublier leurs grands frères que sont les ASIC.
Un FPGA est un composant ayant un silicium déjà « gravé » mais où il est possible de reconfigurer les connexions entre les éléments logiques à volonté. Dans le cas d’un ASIC, on va cette fois graver directement les transistors sur un silicium vierge et les relier via des couches métaliques une fois pour toutes. Il ne faut surtout pas se planter à l’étape de conception car on ne pourra pas modifier les interconnexions une fois la production lancée.

EOS S3, le bitstream libéré !

37
11
juin
2020
Matériel

Pour configurer les différentes connexions des blocs de logiques contenus dans un FPGA il faut lui fournir un fichier de configuration appelé « bitstream ». Quand on parle de libération des FPGA, on pense principalement à la publication de ces spécifications.
Jusqu’à présent, cette « libération » s’est faite, pour une poignée de FPGA (majoritairement Lattice), par ingénierie inverse. Donc jamais à l’initiative du constructeur, ce dernier n’ayant même pas toujours connaissance de projet d’ingénierie inverse à destination de ses produits. Et il faut aller fouiller dans d’obscurs fils Twitter et autre forums de bidouilleurs pour les découvrir.

Mais la libération s’accélère, et une petite société peu connue dans le monde du FPGA vient de lancer un produit basé sur des outils libres pour le développement : l’EOS S3.

Journal Lattice et l'open-source, la fin d'un rêve ?

43
5
juin
2020

Cher Journal.

Hier, David Shah, un des principaux développeur d'outils open source pour les FPGA (NextPnR, Trellis, prjoxide, ..) postait une citation de la nouvelle licence Lattice sur twitter:

Lattice interdit expressément de faire la rétroingénierie du format de ses fichiers de configuration appelé «bitstream».

L'ironie du sort c'est que cette nouvelle licence vient avec un SDK de développement basé massivement sur des logiciels libres et qui ne génère pas les fameux bitstream Lattice).

(…)

Apicula : lancement de la libération du FPGA Gowin GW1N

Posté par  (site Web personnel) . Édité par BAud, Davy Defaud, zurvan, Ysabeau, Pierre Jarillon, theojouedubanjo et Benoît Sibaud. Modéré par Davy Defaud. Licence CC By‑SA.
Étiquettes :
18
14
mar.
2020
Matériel

Le lecteur assidu de LinuxFr.org sait déjà sans doute ce qu’est un FPGA. Rappelons‑en cependant brièvement la définition.

Les FPGA sont des composants constitués de « champs de portes programmables ». L’idée est de graver un certain nombre d’éléments logiques simples sous forme de matrice et de laisser au développeur le loisir de reconfigurer à l’infini les connexions entre ces portes. Une fois les connexions configurées, on se retrouve avec un composant numérique sur mesure qui ne ressemble à aucun composant disponible chez les fournisseurs classiques. C’est très pratique quand on a besoin d’architectures bâtardes, ou quand justement on développe un composant numérique : ça permet de reconfigurer à l’infini pour déverminer et évaluer les performances.

Pepijn de Vos a effectué un stage pour Symbiotic EDA. Et l’ingénierie inverse du GW1N était son sujet de stage. Il a rendu son rapport avant Noël sur GitHub et a publié le code source du projet Apicula.

Vous voulez en savoir plus, lisez la suite…

La libération des FPGA et des ASIC bien engagée pour 2020

Posté par  (site Web personnel) . Édité par Yves Bourguignon, BAud, Davy Defaud, Pierre Jarillon, gUI, ZeroHeure, Benoît Sibaud et Ysabeau. Modéré par ZeroHeure. Licence CC By‑SA.
Étiquettes :
70
20
jan.
2020
Matériel

En début d’année 2019 se posait la question de savoir si ce serait l’année de la libération des FPGA. En ce début d’année 2020, essayons de faire un bilan.

FPGA, ASIC, HDL, RISC‑Ⅴ et PCB sont les chapitres que nous allons découvrir dans la suite de cet article. Si vous connaissez déjà ces sigles et acronymes, vous allez adorer ; mais si vous ne les connaissez pas, c’est indispensable car ces vocables sont à la base de la culture universelle de notre siècle.

Nous sommes actuellement arrivés à un moment clé pour le matériel informatique. Il en est au même point que le logiciel libre en était en 2000, quand il est devenu mature. Le mouvement est lancé et les projets deviennent utilisables. On ne rêve plus…

Simplifier la visualisation de chronogrammes

Posté par  (site Web personnel) . Édité par Davy Defaud, palm123 et gUI. Modéré par Nÿco. Licence CC By‑SA.
Étiquettes :
35
13
nov.
2019
Matériel

Le développement avec des langages de description matériel, le (System)Verilog par exemple, nécessite très souvent de visualiser les chronogrammes afin de vérifier le comportement du composant en développement. Ces chronogrammes sont générés par un simulateur tel qu’Icarus et GHDL, pour les versions libres, ou bien encore par ModelSim, VCS et consorts, pour les versions propriétaires.

GTKWave est la référence dans le monde du logiciel libre pour afficher les chronogrammes, mais il existe également autant d’afficheurs que de simulateurs propriétaires. De très nombreux développeurs ont sans doute été confrontés au côté rébarbatif de l’insertion à la souris des signaux à observer. GTKWave, ainsi que les simulateurs propriétaires, embarquent un interpréteur de langage Tcl afin de faciliter l’édition des signaux à observer avec, bien sûr, une syntaxe différente à chaque fois…

J’ai donc décidé de créer le module Python Wavedisp permettant de décrire hiérarchiquement les signaux à observer, ainsi que de procéder à la génération de scripts d’affichage pour différents outils de visualisation, dont GTKWave.

k1g1 : le premier FPGA Libre…

Posté par  (site Web personnel) . Édité par Davy Defaud, Benoît Sibaud et palm123. Modéré par Davy Defaud. Licence CC By‑SA.
Étiquettes :
44
4
nov.
2019
Matériel

Cette dépêche est tirée d’un journal annonçant le k1g1, le premier FPGA libre… à sa connaissance.

Parmi les premiers commentaires du journal, on peut noter la promesse du succès mais pas avant dix ou vingt ans, des discussions sur les sociétés du domaine, l’évocation d’une puce de test, archipelago, le FPGA virtuel, etc.

Journal k1g1 : le premier FPGA Libre…

Posté par  (site Web personnel) . Licence CC By‑SA.
84
4
nov.
2019
Ce journal a été promu en dépêche : k1g1 : le premier FPGA Libre….

…à ma connaissance (la dernière fois que j'ai regardé, il n'y en avait pas d'autres)

Camarades moules,

Aujourd'hui est un grand jour pour moi, pour la communauté Libre et enfin pour l'Humanité. Oui, rien que ça. En effet, je viens de valider en simulation au niveau porte logique (gate-level simulation en anglais, j'ignore la traduction exacte) le premier cœur FPGA Libre basé sur ma propre architecture.

Mais avant d'aller plus loin, un peu de contexte.

Un FPGA, c'est qu'est-ce quoi

(…)

Journal FireAnt : Un kit FPGA à moins de $30 avec un nouveau venu dans le domaine du FPGA

Posté par  (site Web personnel) . Licence CC By‑SA.
19
5
août
2019

Cher journal,

Juste un petit mot pour te faire la pub (honte !) d'un nouveau FPGA nommé Trion T8 de chez Efinix.
Ce nouveau venu dans le monde du FPGA (ce qui est suffisamment rare pour le faire remarquer) propose des petits FPGA abordables pour les bidouilleurs. Et l'IDE fourni (qui n'est hélas toujours pas libre) est assez rafraîchissante et facile d'installation.

Pour se faire la main avec le produit, une société a lancé un financement participatif pour construire (…)

Un ASIC conçu intégralement avec des logiciels libres

Posté par  (site Web personnel) . Édité par palm123, ZeroHeure, Davy Defaud, Pierre Jarillon, Benoît Sibaud et jona. Modéré par Pierre Jarillon. Licence CC By‑SA.
Étiquettes :
74
16
juin
2019
Matériel

Un ASIC (application‐specific integrated circuit, en anglais) est un circuit intégré d’électronique numérique conçu pour une application spécifique et qui ne peut être modifié une fois produit. Un ASIC est à mettre en opposition avec le FPGA qui lui est un circuit intégré d’électronique numérique que l’on peut reconfigurer à l’infini.

Les FPGA sont très liés aux ASIC. En effet, la plupart des outils utilisés en FPGA pour la synthèse HDL, la preuve formelle, le placement routage ou l’analyse des timings sont les mêmes que ceux à destination des ASIC. Seules les bibliothèques et les configurations changent. La grosse différence (de taille) avec les FPGA c’est que l’ASIC n’est pas reconfigurable, et les « frais d’initialisation » sont très élevés. Les délais de production sont également très longs (on parle en trimestres voire en semestres de délais).

Avec de telles contraintes, on comprend pourquoi les développeurs ne se mouillent pas trop avec des logiciels exotiques et restent sur ceux qu’ils connaissent. Vu les tarifs de production, le coût des licences des logiciels est assez négligeable. Pourquoi « grenouiller » avec des outils libres dans ce cas ?

Toutes ces contraintes n’ont pas découragé Tim Edwards de se lancer intégralement avec des outils libres dans la conception et la fabrication d’un microcontrôleur.

Sortie de la version 1.1 de Cocotb

Posté par  (site Web personnel) . Édité par Benoît Sibaud, ZeroHeure, Pierre Jarillon, Davy Defaud et palm123. Modéré par ymz. Licence CC By‑SA.
Étiquettes :
29
26
jan.
2019
Matériel

Voici une excellente nouvelle pour la conception des composants électroniques numériques : la version 1.1 de Cocotb est sortie, la nouvelle vient de tomber sur la liste de diffusion de Cocotb.

C’est une grande nouvelle pour cette bibliothèque Python de co‐simulation HDL, sous licence BSD modifiée. En effet, malgré le travail de cinquante contributeurs, elle était bloquée dans sa version 1.0 depuis plus de quatre ans maintenant. La nouvelle organisation qui vient d’être mise en place devrait garantir la pérennité de Cocotb.

Journal 2019, l’année de la libération des FPGA ?

Posté par  (site Web personnel) . Licence CC By‑SA.
Étiquettes :
55
16
jan.
2019

En matière de liberté le monde du FPGA est resté dans les années 90. Une époque obscure où l’on cachait le mode de fonctionnement des logiciels, où il fallait signer des accords de non divulgation (NDA) avant de pouvoir simplement utiliser un logiciel. Une époque où l’on croyait encore que la sécurité par l’obfuscation était le summum de l’état de l’art pour sécuriser et protéger son logiciel et ses données. Mais il est possible que les nouvelles de sorties de (…)