Cher journal,
Je pratique pas mal la conception sur ces drôles de bêtes que l'on appelle des FPGA. Les deux langages principaux pour décrire un composant FPGA sont le Verilog et le VHDL.
Pour développer son composant il est préférable de le simuler pour ensuite le synthétiser pour une cible et enfin le configurer et le tester «sur table».
S'il est aujourd'hui courant de simuler ses composants avec des logiciels libres comme GHDL, Icarus, NVC ou (…)











