Cher journal,
Décidément, la montée en puissance de RISC-V n’en finit pas de faire bouger les lignes.
Après la libération du jeu d’instructions MIPS, c’est maintenant IBM qui libère son jeu d’instructions POWER.
La fondation OpenPOWER ISA se charge de la promotion de ce jeu d’instructions.
Cher journal,
Juste un petit mot pour te faire la pub (honte !) d'un nouveau FPGA nommé Trion T8 de chez Efinix.
Ce nouveau venu dans le monde du FPGA (ce qui est suffisamment rare pour le faire remarquer) propose des petits FPGA abordables pour les bidouilleurs. Et l'IDE fourni (qui n'est hélas toujours pas libre) est assez rafraîchissante et facile d'installation.
Pour se faire la main avec le produit, une société a lancé un financement participatif pour construire (…)
En matière de liberté le monde du FPGA est resté dans les années 90. Une époque obscure où l’on cachait le mode de fonctionnement des logiciels, où il fallait signer des accords de non divulgation (NDA) avant de pouvoir simplement utiliser un logiciel. Une époque où l’on croyait encore que la sécurité par l’obfuscation était le summum de l’état de l’art pour sécuriser et protéger son logiciel et ses données. Mais il est possible que les nouvelles de sorties de (…)
Cher journal,
Pour faire suite à la dépêche sur l'année de la libération des microprocesseurs, voici une nouvelle petite information concernant le jeux d'instructions libre RISC-V : Raspberry-Pi entre dans la fondation RISC-V.
La prochaine raspberry-pi sera-t-elle à base de Risc-V ?
Voila une info qui boostera peut-être la liberté des processeurs. Peut-être que l'année 2019 sera celle du RISC-V sur le desktop, à moins que ça soit dans le salon car on voit plus souvent la (…)
Cher journal,
Une nouvelle radiophonique me met en joie ce dimanche soir, un maire a enfin pris une vrai disposition concernant les chasseurs : Forcer les promeneurs en forêt à porter un gilet jaune.
Timide reconnaissance d'un vrai problème, personnellement j'aurai plutôt forcé ces inconscients à porter un gilet pare balle (acquis à leur frais bien sûr).
Non mais c'est vrai quoi, ils y en a même qui osent aller en forêt avec des enfants. Après tout les chasseurs portent (…)
Cher journal,
Savais tu que le set d'instructions libre Risc-V promu par ARM est désormais desktop ready™ ?
En effet, c'est WesternDigital qui vient de publier un tutoriel pour compiler la meilleur suite de logiciels connue pour le desktop : Fedora Gnome !
Le tuto cible un processeur U540 (4 cœurs 64bits U54 et 1 cœur E51) produit par SiFive. Si tu es pauvre tu pourras faire tourner cet OS desktop-ready avec Qemu.
Mais si tu es riche tu pourras (…)
Le sujet TapTempo est très intéressant pour apprendre un nouveau langage de programmation. En effet, il est beaucoup plus complet qu'un simple Hello World ! Il nous impose de se plonger dans les arcanes du langage et de ses outils pour gérer le temps, l'affichage mais aussi les arguments de la ligne de commande ou les structures «complexe» comme les listes ou les buffers.
Bon évidemment, quand il s'agit d'un langage de description hardware comme présenté la dernière fois avec (…)
Cher journal,
As-tu aimé la campagne de microsoft «Get the facts» contre Linux ?
Alors tu aimeras certainement la campagne «Understand the facts» de la société Arm contre Risc-V ;)
Risc-V est un set d'instructions libre pour processeur appelé aussi ISA (Instruction Set Architecture).
C'est la base d'un processeur, ce qui est nécessaire au compilateur pour générer un exécutable. À partir de ce set d'instructions, un concepteur de silicium / designer fpga peut créer un cœur (…)
Dans un premier journal je décrivais le «core» de TapTempoChisel. Passons maintenant à l'intégration sur un vrai FPGA physique.
J'ai choisi pour cela une carte APF27 de chez armadeus. Cette carte possède un FPGA Spartan3A de chez Xilinx mais elle possède également un microprocesseur i.MX27 permettant de faire tourner Linux. La philosophie de la carte étant d'avoir une zone «en friche» avec le FPGA permettant d'ajouter des périphériques sur mesure.
Périphérique que nous allons construire avec le projet TapTempo. Le (…)
Le «défi» TapTempo est un peu en train de faiblir je trouve. Du coup je vous propose un nouveau langage pour réaliser TapTempo : Chisel. Et pour être plus précis, la version 3 de Chisel.
Contrairement à tous les langages proposés jusqu'ici, Chisel ne permet pas de réaliser un programme qui sera exécuté par une machine réelle ou virtuelle. Chisel permet de décrire l'architecture de la machine elle-même !
C'est ce qu'on appelle un langage de description matériel ou HDL (…)
Dans un premier journal, je vous avais parlé du kit de développement HiFive permettant de développer sur le microcontrôleur libre E310 et compatible avec la chaîne de développement arduino. Une petite société (QWERTY Embedded Design) avait lancé un financement «participatif» pour produire un kit compatible arduino basé sur ce processeur.
La production de ce premier batch s'étant bien déroulée, la société a lancé un autre module plus petit basé sur ce même processeur.
Le module minimaliste (25$) permet tout (…)
À l'heure où j'écris ces lignes a lieu le 5 ème workshop sur jeux d'instruction libre (ISA Risc-V au campus google à Mountain View.
Et c'est à cette occasion qu'est présenté la carte HiFive1 composée d'un microcontrôleur Freedom Everywhere 310 (FE310) à cœur SiFive (utilisant le jeux d'instructions Risc-V). Une carte compatible Arduino mais 10 fois plus puissante et entièrement libre, jusqu'au silicium.
La description hardware en Chisel/Verilog est disponible sur github et il est possible de simuler intégralement le (…)
Développer sur FPGA est très frustrant pour un libriste. Les fondeurs de FPGA ne fournissant pas les spécifications de leurs composants, il n’existait pas jusqu’à présent d'outils open sources pour générer les binaires de configuration appelés «bitstream».
Du coup c'est toute la chaîne de développement qui est compromise : pas d'outils de synthèse HDL, pas d'outils de placement routage, …
Il existe bien des projets universitaires comme VPR, RapidSmith ou ABC. Mais ces outils ne permettent de réaliser (…)
Le VHDL est un langage de simulation numérique. C'est initialement une commande de l'armée américaine pour standardiser les spécifications de circuits numériques. Le VHDL a été standardisé à coup de pelle à neige par l'IEEE en se basant sur le langage ADA.
Du langage de simulation, le VHDL est passé au langage de description hardware avec l'arrivée des FPGA/ASIC. Les constructeurs de FPGA fournissant des outils de conversion VHDL->netlist pour leurs propres composants. Chacun y allant de son interprétation du (…)