CLEAR est un microcontrôleur RISC-V (VexRISCV) muni d’un eFPGA gravé en 130 nm et produit avec le programme chipignite de la société de production d'ASIC Efabless. La totalité du « dossier de fabrication » du composant est publiée (licences MIT, Apache 2.0 et d'autres moins non libres).
openFPGALoader est un utilitaire en ligne de commande, écrit en C++ et sous licence Apache 2.0. Il permet de configurer des FPGA de toutes marques. L’objectif du projet est de pouvoir prendre en charge tous les FPGA du marché ainsi que tous les adaptateurs et sondes de configuration.
Bonjour!
Depuis (très) longtemps j'ai un gamepad Gravis Gamepad Pro. Il est simple, il est efficace, il est solide, il fonctionne très bien. Oui mais voilà: il a besoin d'un port joystick DB-15 et il n'y en a plus sur les ordinateurs modernes (ou même pas très modernes).
Donc je me suis fabriqué un adaptateur pour le brancher sur un port USB et pouvoir continuer à m'en servir.
J'ai commencé à y réfléchir il y a longtemps, mais pour différentes (…)
Yosys est devenu le pivot opensource du développement des circuits intégrés FPGA et ASIC.
Le 27 septembre 2021 a été publiée la nouvelle version 0.10 de Yosys sur l’hébergeur de gestionnaire de versions GitHub.
Cette sortie tardive (la 0.9 date de 2019) est l’occasion de parler de ce logiciel libre de synthèse Verilog, pivot de la libération des FPGA (et des ASIC). Plutôt que de simplement présenter les changements nous allons présenter le logiciel et le principe de la synthèse «RTL».
Bonjour,
c'est encore moi (je viens de poser un petite question technique, maintenant ça va parler licence libre).
Je bosse pour le plaisir sur un projet d'instrument à vent électronique (un Biniou_kozh). Je pense éventuellement le commercialiser, à très petite échelle.
J'aimerais surtout le publier sous licence libre, par exemple la CERN Open Hardware Licence. Mais il y a toujours cette petite peur au fond de soi : "et si quelqu'un s'approprie mon projet, ne respecte pas la licence (…)
Cette revue de presse sur Internet fait partie du travail de veille mené par l'April dans le cadre de son action de défense et de promotion du logiciel libre. Les positions exposées dans les articles sont celles de leurs auteurs et ne rejoignent pas forcément celles de l'April.
Le projet TapTempo semble faiblir depuis quelques mois maintenant. En panne de langage informatique pour en faire une dépêche ?
N. D. M. — TapTempo est un détecteur de tempo où l’utilisateur frappe une touche en cadence régulière et le programme en déduit le tempo correspondant. Il a été décliné en de multiples langages de programmation.
Laissez‑moi vous présenter un langage assez particulier puisqu’il ne sert pas à faire de la programmation. Ce langage permet de décrire le comportement numérique d’un composant électronique (on parle alors de langage de description de matériel — HDL) : le Verilog.
C’est aussi un langage utilisé pour faire de la synthèse numérique sur les circuits logiques programmables (FPGA). Dans cet exemple, nous utiliserons la carte de développement à bas coût ColorLight 5A‑75B.
